[发明专利]低介电常数介质薄膜处理方法及半导体互连结构制作方法

说明书

技术领域

本申请涉及集成电路制作领域，具体而言，涉及一种低介电常数介质薄膜的处理方法及一种半导体互连结构的制作方法。

背景技术

随着超大规模集成电路技术的飞速发展，低介电常数材料逐渐代替传统的绝缘材料二氧化硅，成为集成电路工艺发展的必然方向。目前研究认为，降低材料介电常数主要有两种方法：一是降低材料自身的极性，包括降低材料中电子极化率、离子极化率和分子极化率；二是增加材料中的空隙密度，降低材料的分子密度，形成多孔低介电材料。其中，针对降低材料密度的方法，最常用的方法是采用化学气相沉积法在生长二氧化硅的过程中引入甲基（-CH₃），从而形成多孔的SiOCH低介电常数介质薄膜。

虽然低介电常数材料具有上述优点，但由于半导体器件制备工艺对介电常数薄膜具有破坏性限制了低介电常数材料在半导体器件中的应用。例如，等离子工艺会破坏低介电常数介质薄膜，使得低介电常数介质薄膜从疏水性变为亲水性，还会在薄膜中产生氟化物。等离子工艺处理后的低介电常数介质薄膜很容易吸收大气中的湿气，导致介电常数发生变化，即所谓的等离子诱导损害（PID）。曾有研究表明，经过等离子刻蚀前后低介电常数介质薄膜的介电常数可由原先的2.59升高到2.91。另外，经过化学机械抛光工艺过程后，多孔低介电常数介质薄膜也很容易吸收大气中的湿气，导致介电常数发生变化。

为了解决上述问题，目前主要采取两种方法：一是优化刻蚀、沉积等工艺，减少工艺过程对低介电常数介质薄膜的破坏；二是提高低介电常数介质薄膜的微结构稳定性，降低薄膜中的热应力等。但是，上述方法均未能取得明显效果，进而限制了低介电常数介质薄膜在集成电路中的应用。

发明内容

为了解决现有低介电常数介质薄膜在半导体加工工艺中遭到破坏的问题，本申请提供了一种低介电常数介质薄膜的处理方法，以解决现有半导体工艺中等离子体刻蚀、湿法刻蚀、抛光等工艺步骤对低介电常数介质薄膜的破坏。

本申请提供的低介电常数介质薄膜的处理方法，是利用非质子溶剂来处理介电常数为K1的低介电常数介质薄膜，处理后的低介电常数介质薄膜介电常数变更为K2，且K2小于K1。优选地，K2的数值是K1数值的70-90%。

优选地，本申请所采用的非质子溶剂选自二甲基亚砜、二甲基甲酮、四氢呋喃、二甲醚、二甲基二硫醚和二甲基吡啶中的一种或多种。

在本申请提供的一种具体实施方式中，上述用非质子溶剂处理低介电常数介质薄膜的方法包括：在常温常压下将具有所述低介电常数介质薄膜的半导体器件浸泡到非质子溶剂中。优选地，在完成浸泡后，将半导体器件从非质子溶剂中取出并干该低介电常数介质薄膜。

在本申请提供的另一种具体实施方式中，用非质子溶剂处理低介电常数介质薄膜的方法包括：将具有所述低介电常数介质薄膜的半导体器件浸泡到超临界状态下的非质子溶剂中。

优选地，上述将具有低介电常数介质薄膜的半导体器件浸泡到超临界状态下的非质子溶剂包括：将具有低介电常数介质薄膜的半导体器件放入超临界干燥釜中；将非质子溶剂加入超临界干燥釜中；以及在预定压力和预定温度下，非质子溶剂成为超临界流体并与低介电常数介质薄膜充分反应。优选地，上述预定压力范围为10-300Mpa，预定温度范围为50-200℃。

进一步地，在低介电常数介质薄膜与超临界状态的非质子溶剂充分反应后，包括如下步骤：放掉干燥釜中的气体，待干燥釜中的温度自然冷却到室温时，打开干燥釜，取出处理后的半导体器件；以及干燥上述低介电常数介质薄膜。

本申请所处理的低介电常数介质薄膜可以包括所有由低介电材料形成的薄膜，且该薄膜的介电常数在半导体加工工艺实施后显著升高；优选为多孔低介电常数介质薄膜。

本申请的另一目的在于提供一种半导体互连结构的制作方法，除了常规的制作方法之外，进一步包括采用上述低介电常数介质薄膜处理方法来处理低介电常数层的步骤。本申请提供的制备半导体互连结构的方法包括：步骤S101，在半导体器件层上依次形成扩散阻挡层、低介电常数层、低介电常数硬掩膜层、硬掩膜层、TiN层以及氧化物层；步骤S102，以图案化的光刻胶层为掩膜依次蚀刻氧化物层和TiN层，直至暴露出硬掩膜层；步骤S103，去除图案化的光刻胶层后，以氧化物层和TiN层为掩膜依次蚀刻硬掩膜层、低介电常数硬掩膜层和低介电常数层，在低介电常数层中形成连接孔；步骤S104，采用上述低介电常数介质薄膜的处理方法对低介电常数层进行处理；步骤S105，去除氧化物层、TiN层、硬掩膜层以及低介电常数硬掩膜层；步骤S106，在连接孔中沉积铜，形成半导体互连结构。