[发明专利]一种真空封装的CMOS和MEMS芯片及其加工方法

说明书

技术领域

本发明涉及一种芯片加工方法，尤其涉及一种真空封装的CMOS和MEMS芯片加工方法。

背景技术

智能手机、平板电脑等智能网络终端已经逐渐成为人们随身携带的必备的沟通工具和处理事务的平台，由此带来的是各种微型传感器开始进入这些智能网络终端，为了在最小空间内实现集成更多的功能，基于MEMS（微机电系统）技术的传感器的微小型化已经成为各大公司及相关科研人员关注的焦点之一。

通常，对于MEMS传感器来讲，主要包括三部分组成：即，衬底层，传感器结构层和封盖层。三层结构直接叠加后的厚度一般在800微米左右，再加上集成电路芯片的厚度，整体尺寸一般会大于1mm，基于此封装后的厚度对于上述提到的便携式产品来说，很难轻易满足要求，同时，传感器与集成电路之间的通讯主要以引线连接为主，这样会带来两个主要的问题：一是，如果引线过多过长，就会给封装带来了一定局限；二是，引线之间以及外部的噪声信号会比较容易混合到芯片当中，为了排除这方面的影响，必然会增大设计人员的工作量，同时也增加了芯片的面积和成本。而且，由于传感器结构可以通过固定锚点直接与集成电路通讯，对传感器的结构设计也提供了更多的灵活性，而不必将用于通讯的锚点和导线布局在结构的外围，可以大幅度地节省面积。

目前已经有些产品，如Invensense公司的Nasiri工艺，就是通过CMOS集成电路与MEMS传感器的工艺集成实现了二者之间的直接通讯；但是，用于面外运动的凹槽是制作在集成电路芯片上的，由此，就会造成芯片面积的浪费，即，凹槽处是无法制作集成电路的；

此外，现有产品基本上至少有上段所述的三层结构形成，因此，至少要有两次封装，为了保证真空的密闭性，两次封装都要保证工艺的稳定，一方面增大了工艺难度，另一方面也增大了失效的风险。

发明内容

本发明的目的是解决现有技术中的问题，提供一种真空封装的CMOS和MEMS芯片及其加工方法。

本发明的技术方案是：一种真空封装的CMOS和MEMS芯片，包括：

集成电路衬底层，在所述集成电路衬底层的表面设置有集成电路功能模块，在集成电路功能模块的表面设置有多个衬底锚点、用于增加真空封装稳定性的金属框架、使衬底层接地的电连接通孔以及外接引脚；

结构层，在结构层的表面刻蚀有凹槽，并设置多个用于与衬底锚点电连接的结构锚点以及用于分解外力、划片对准标记的支撑锚点；

以及封盖层，其上刻蚀有封盖凹槽，在所述封盖凹槽内生长有氧化硅材料层，在封盖层的两端设置有图形化的玻璃浆；

结构层通过结构锚点与衬底层的衬底锚点电连接，所述封盖层通过玻璃浆与所述衬底层真空封装一体。

所述结构层的表面刻蚀有0～60um深的凹槽。

所述金属框架上图形化出多个矩形排列的凸起。

所述凸起为矩形或圆形或菱形。

所述凸起的面积为20μ～40m²。

一种真空封装的CMOS和MEMS芯片加工方法，该方法包括如下步骤：

1）选取100～400μm标准晶圆材料作为MEMS芯片的集成电路衬底层；

2）在集成电路衬底层上制作集成电路功能模块，完成集成电路制作后，通常直接利用顶层金属层作为连接MEMS结构层的电连接层和走线层，然后通过沉积工艺制作一层氧化硅材料层，并图形化、沉积金属层制作走线，再根据需要沉积钝化层保护，在集成电路功能模块的表面设置多个衬底锚点、用于增加真空封装稳定性的金属框架、使衬底层接地的电连接通孔以及外接引脚；

3）选取100～400μm标准晶圆材料作为MEMS芯片的结构层，在结构层上沉积金属层并图形化，然后根据设计需要直接刻蚀0～60um深的凹槽，并设置多个用于与衬底锚点电连接的结构锚点、用于分解外力以及划片对准标记的支撑锚点；

4）利用金-金，或者金-锗，金-锡等金属键合方法将上述的集成电路衬底层和结构层进行键合，键合时将集成电路衬底层上的衬底锚点与结构层上的结构锚点电连接；

5）将结构层的另一面通过研磨和CMP（化学机械抛光）将其减薄至10μm～100μm；

6）利用DRIE（深度反应离子）刻蚀工艺将结构层刻蚀出传感器结构；

7）选取厚度为100～400μm的标准晶圆材料作为MEMS芯片的封盖层，利用湿法或DRIE刻蚀制备封盖层0～60um深的凹槽，并在凹槽内通过溅射或热氧化工艺生长氧化硅材料层，再利用丝网印刷的相关技术，将玻璃浆图形化到封盖层；

8）利用稳定的玻璃浆真空封装工艺完成片级封装；