[发明专利]半导体封装件及其形成方法

说明书

本申请要求于2012年7月5日在韩国知识产权局提交的第10-2012-0073430号韩国专利申请的优先权，该申请通过引用全部包含于此。

技术领域

本发明构思涉及半导体封装件及其形成方法。

背景技术

芯片堆叠（COC）结构因其能够实现高性能、快速度和/或用于电子工业的电子元件的小尺寸而已经备受关注。COC结构具有堆叠在一个封装基板上的多个半导体芯片。在COC结构中，多个半导体芯片可以通过倒装芯片键合的方法安装在一个封装基板上。设置在具有COC结构的半导体封装件的半导体芯片之间的凸起之间可能存在空隙。

发明内容

本发明构思的实施例可以提供具有芯片堆叠（COC）结构并且在半导体芯片之间没有空隙的半导体封装件。

本发明构思的实施例还可以提供形成能够防止半导体芯片之间形成空隙并且能够简化形成工艺的半导体封装件的方法。

在一个方面，半导体封装件包括：封装基板，包括至少一个孔；第一半导体芯片，安装在封装基板上并且不与所述至少一个孔叠置；第二半导体芯片，通过倒装芯片键合的方法安装在第一半导体芯片上；以及模制层，位于封装基板上。模制层包括：第一模制部分，覆盖第二半导体芯片、第一半导体芯片和封装基板并填充第一半导体芯片和第二半导体芯片之间的空间；以及第二模制部分，通过所述至少一个孔连接到第一模制部分并且被设置成邻近于封装基板的底表面。

在一些实施例中，第一半导体芯片的结构可以与第二半导体芯片的结构相同；第一半导体芯片和第二半导体芯片可以关于设置在它们之间的凸起彼此基本对称。

在其它实施例中，第一半导体芯片可以通过引线键合的方法安装在封装基板上；第一半导体芯片可以包括与凸起接触的第一结合盘和与引线键合的第二结合盘；第二半导体芯片可以包括与凸起接触的第三结合盘和与引线和凸起电绝缘的第四结合盘。

在其它实施例中，可以向第一结合盘和第三结合盘传输相同的信号。

在其它实施例中，半导体封装件还可以包括：多个焊球，附着于封装基板的底表面。第二模制部分可以设置在焊球之间；第二模制部分可以具有线形状、网格形状和闭环形状中的至少一种。

在其它实施例中，从封装基板的底表面到第二模制部分的底表面的高度可以比从封装基板的底表面到焊球的底端的高度小。

在其它实施例中，半导体封装件还可以包括：第三半导体芯片，附着在第二半导体芯片上；以及第四半导体芯片，通过倒装芯片键合的方法安装在第三半导体芯片上。第一半导体芯片至第四半导体芯片可以具有相同的结构。

在其它实施例中，第一半导体芯片的结构可以与第二半导体芯片的结构不同；第一半导体芯片和第二半导体芯片中的至少一个可以包括通孔。

在其它实施例中，第二模制部分可以具有与封装基板的侧壁对齐的侧壁。

在其它实施例中，第二半导体芯片可以具有与第一半导体芯片的宽度相同或者比第一半导体芯片的宽度宽的宽度。

在其它实施例中，第二半导体芯片的侧壁可以与第一半导体芯片的侧壁对齐。

在其它实施例中，第一半导体芯片可以利用设置在第一半导体芯片与封装基板之间的粘附层附着于封装基板。

在其它实施例中，第二模制部分可以覆盖封装基板的底表面；第二模制部分的底表面可以从封装基板的底表面突起。

在其它实施例中，封装基板可以包括与封装基板的底表面中的所述至少一个孔叠置的凹进区域；第二模制部分可以设置在凹进区域中。在这种情况下，第二模制部分的底表面可以与封装基板的底表面基本共面。

在另一方面，形成半导体封装件的方法包括：在包括至少一个孔的封装基板上安装第一半导体芯片，第一半导体芯片不与所述至少一个孔叠置；在第一半导体芯片上通过倒装芯片键合的方法安装第二半导体芯片；以及在封装基板上形成模制层。模制层包括：第一模制部分，覆盖第一半导体芯片、第二半导体芯片和封装基板；第二模制部分，通过所述至少一个孔连接到第一模制部分并邻近于封装基板的底表面。

在一些实施例中，形成模制层的步骤可以包括：在下模与上模之间插入封装基板。可以在下模中形成至少一个凹进区域，至少一个凹进区域可以与所述至少一个孔叠置。

在其它实施例中，至少一个凹进区域可以具有线形状、网格形状和闭环形状中的至少一种。

在其它实施例中，所述方法还可以包括：切割第一模制部分和封装基板以使单元半导体封装件彼此分离；以及将焊球附着于封装基板的未被第二模制部分覆盖的底表面。