[发明专利]鳍式场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体领域，特别涉及到一种鳍式场效应晶体管及其形成方法。

背景技术

随着半导体技术的发展，半导体器件的关键尺寸在不断地缩小。当器件的关键尺寸持续减小时，常规的MOS场效应晶体管会因为关键尺寸太小而导致短沟道效应等缺点。鳍式场效应晶体管（FinFET）由于具有较大的沟道区，且能克服短沟道效应而得到了广泛的应用。

现有技术中，鳍式场效应晶体管的形成方法包括：

参考图1，提供基底10。

参考图2，在基底10上形成鳍部11。

形成所述鳍部11的方法为：在基底10上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部的位置；然后以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底10，形成鳍部11，并去除所述图形化的掩膜层。

参考图3，形成栅极20，所述栅极20横跨在所述鳍部11上。

在所述鳍式场效应晶体管中，所述鳍部11的上表面以及两侧的侧壁与所述栅极20相对的部分都可以成为沟道区，与常规的CMOS晶体管的沟道区相比，所述鳍式场效应晶体管中的沟道区增大，这有利于增大驱动电流。

但当鳍式场效应晶体管的关键尺寸持续减小时，沟道区的增大，会带来以下三个缺点：首先，沟道区增大可以提高鳍式场效应晶体管的驱动电流，但当驱动电流增加到一定值后，反而会增加所述鳍式场效应晶体管的功耗。

其次，沟道区增大，使得所述鳍式场效应晶体管中的漏电流增大。

再次，所述鳍式场效应晶体管的功耗和漏电流增大还会导致鳍式场效应晶体管内产生更多的热量，如果所述热量聚集在所述鳍式场效应晶体管中，会严重影响所述鳍式场效应晶体管的性能。

实践还发现，若沟道区的材料为Si，由于Si的电子迁移速率较小，随着所述鳍式场效应晶体管关键尺寸的下降，会导致鳍式场效应晶体管的功耗增大。

发明内容

本发明解决的问题是现有技术中，鳍式场效应晶体管由于沟道区大而导致功耗大、漏电流大，且工作时产生的热量无法有效扩散的问题。

为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供基底；在所述基底上形成具有第一掺杂的鳍部；在所述鳍部侧壁上部和上表面形成没有掺杂的沟道区材料层；或者，在所述鳍部侧壁上部和上表面形成具有第二掺杂的沟道区材料层，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；形成沟道区材料层后，形成横跨所述鳍部的栅极。

可选的，形成所述沟道区材料层的方法包括：在所述基底上形成第一介质层，所述第一介质层的高度小于所述鳍部的高度；形成第一介质层后，在所述鳍部的上表面和暴露的侧壁形成沟道区材料层。

可选的，形成所述沟道区材料层后，形成所述栅极前，还包括：去除所述第一介质层。

可选的，形成所述鳍部后，形成所述第一介质层前，还包括：在所述基底上表面、所述鳍部的上表面和侧壁形成第二介质层。

可选的，形成第一介质层后，形成沟道区材料层前，还包括：去除未被所述第一介质层覆盖的第二介质层。

可选的，所述沟道区材料层为单层结构，所述沟道区材料层的材料为Si、Ge或SiGe；或者，所述沟道区材料层为双层结构，所述沟道区材料层内层的材料为Si，所述沟道区材料层外层的材料为Ge或SiGe。

可选的，所述第一掺杂为p型或n型掺杂。

可选的，所述第一介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种；所述第二介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。

本发明还提供一种鳍式场效应晶体管，包括：基底；位于所述基底上的鳍部，所述鳍部具有第一掺杂；覆盖所述鳍部侧壁上部和上表面的沟道区材料层，所述沟道区材料层没有掺杂；或者，所述沟道区材料层具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于所述第一掺杂浓度；横跨所述鳍部的栅极。

可选的，还包括：位于所述鳍部周围的所述基底上表面的第一介质层，所述第一介质层的高度与未被沟道区材料层覆盖的鳍部的高度相等。

可选的，还包括：位于所述基底与第一介质层之间，以及所述鳍部上表面和侧壁的第二介质层，所述沟道区材料层位于所述第二介质层上。

可选的，还包括：位于所述基底与第一介质层之间，以及未被所述沟道区材料层覆盖的所述鳍部侧壁上的第二介质层。

可选的，还包括：位于所述鳍部周围的所述基底上表面，以及所述鳍部上表面和侧壁的第二介质层，所述沟道区材料层位于所述第二介质层上。