[发明专利]一种利用化学刻蚀露出TSV头部的方法及相应器件

说明书

技术领域

本发明属于微电子技术领域，涉及一种半导体或固体器件的TSV头部加工工艺，具体涉及一种利用化学刻蚀露出TSV头部的方法以及通过该方法所制得的相应器件。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（Through Silicon Via，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆（芯片）之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术（如键合技术）相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。

TSV是通过在芯片和芯片、晶圆和晶圆之间制作垂直导通孔，然后在导通孔内通过电镀等方式沉积导电物质而实现互连的技术。具体来讲，通过晶圆的背面减薄工艺，TSV从基板露头，然后在TSV露出的金属上形成凸点，此凸点与预先制备好的相邻基板或芯片上对应的凸点（即焊球）进行电气兼机械方式的连接。

关于TSV的制造工艺，TSV的孔深（比如50～150μm）远远小于衬底厚度（450～800μm），孔的形成可采用化学刻蚀、激光钻孔或其它方法（比如RIE，Reactive Ion Etching，反应离子刻蚀）。孔一旦形成，需要在其孔壁及周围形成一层介质层以实现电绝缘，之后在孔内填充导电物质（铜、钨、多晶硅等）从而形成嵌入式TSV结构。TSV头部往往指的是嵌入式TSV的底部。因为大多数导电填充物能够降低少数载流子寿命，因此在TSV孔壁至少需要形成一层阻挡层。如果采用电镀进行金属填充，在阻挡层外还需要形成一层种子层。

之后采用传统的减薄工艺在衬底背面去掉很深厚度的衬底（比如50～500μm）直至TSV头部，从而暴露出末端的导电金属。因为需要去掉较厚的衬底，背面减薄工艺需要较高的去除速率。为了降低机械损伤和避免污染，减薄之后可使用抛光工艺再去除几个微米厚度的衬底。在TSV头部与其他工件集成前需要在TSV头部制造微凸点或其它互连导电层等。

该方法的缺点在于在对背面硅减薄至露出TSV孔的过程中，会引入导电性物质（该物质可能来源于研磨料中含有的金属物质或TSV孔内铜离子），这将极大的降低少数载流子寿命。而且该方法很容易使TSV头部受到损伤，降低IC性能、可靠性以及良率。

另一现有方法为：首先对硅背面进行减薄，减薄至一定厚度，此时TSV孔并未露出，然后利用化学刻蚀方法（干法或湿法）继续刻蚀体硅，露出一定高度的TSV孔，之后再在露出的TSV头部沉积一层或多层介质层（SiO₂、Si₃N₄等，生长方法可以是PECVD、LPCVD等），最后再利用化学或物理方法（plasma or CMP et al）将TSV头部介质层去掉，露出TSV孔内的填充金属，然后进行后续工艺（RDL和底料填充et al）。该方法的缺点在于在TSV头部沉积介质层后进行开窗刻蚀去掉介质层的过程中，采用的刻蚀方法会对TSV孔内铜产生腐蚀和氧化，需要额外工艺去除氧化铜。

发明内容

有鉴于此，本发明的目的在于提供一种利用化学刻蚀露出半导体或固体器件TSV头部的方法以及通过该方法所制得的相应器件，能够实现绝缘互连而不使用底填材料，并且其结构可实现同种衬底材料接触。

为实现上述目的，本发明提供如下技术方案：

本发明利用化学刻蚀露出TSV头部的方法，具体包括下述步骤：

1、提供具有一定厚度的衬底，所述衬底具有正面和背面以及包含至少一个TSV，所述TSV从所述衬底正面垂直延伸一定深度至衬底内部，其深度小于衬底厚度，所述TSV内壁依次形成介质层、阻挡层和导电填充层；

2、对所述衬底背面进行减薄，直至接近但未露出TSV底部，形成一层保护层，所述TSV底部距减薄后的衬底背面5～10μm；

3、在所述衬底背面进行图形化，光刻曝光，开窗露出对准标记，化学刻蚀形成对准标记图形化区域；