[发明专利]同时支持显示控制器和图形加速器访问内存的架构方法

说明书

技术领域：

本发明涉及一种多层图形图像混合架构领域，尤其是涉及一种同时支持显示控制器和图形加速器访问内存的架构方法。

背景技术：

在现有安卓操作系统中，多层图形图像混合是系统显示和图形图像处理过程中最重要的一步，多层图像混合主要是读取视频、图形或者桌面背景图像，输出具有各个图层混合叠加效果的一幅图像并传输给显示设备的过程。这种图层混合叠加及传输过程大致上有两种：

第一种方法是使用二维图形处理器进行多层图形图像混合。在这种方法中，首先由驱动系统将想要处理的图层位置信息发送给二维图形处理器，然后由二维图形处理器按照操作系统发送的图层位置信息将各个图层依次读入，按照读入顺序进行叠加处理，处理完毕以后再将具有图层混合叠加效果的数据写入到内部存储器中，最后显示控制器从内存中读取二维图形处理器的输出结果，进行显示。这种方法采用二维图形处理器和显示控制器分别通过各自的内存控制器访问内部存储器，虽然实现比较简单，但是它需要二维图形处理器将混合结果写入内部存储器，显示控制器要重新从内部存储器中读取图像混合的数据。一次内存的读和写要消耗很大的带宽，以高清1080P视频分辨率为例，一次读写消耗的带宽为16兆字节。如果一秒钟显示设备的刷新率为60帧，那一秒钟消耗的带宽为960兆字节，以3层图形叠加为例，多消耗960兆字节的带宽相当于该系统浪费了39％的带宽。这样巨大的带宽消耗会增加系统的负担和功耗，影响系统整体性能。系统在读取数据的时候也要消耗功耗，浪费39％的带宽也会使DDR系统多消耗39％的功耗。

第二种方法是使用显示控制器进行多层图形图像混合叠加。这种显示控制器具有图像叠加的功能，主要通过叠加图层的通道来完成。首先由驱动程序将需要叠加的源图像信息配置给显示控制器，显示控制器通过叠加图层通道将各个源图像读入，然后在内部对各个图层的源数据进行叠加混合处理，各个图层的叠加顺序和叠加方式由驱动控制，最后将图像混合叠加的结果在线输出给显示设备进行显示。这种实现方案的软件控制流程比较简单，但是需要对输出的每帧图像进行混合叠加。当显示的图像变化不是很频繁是，这种方法对系统带宽消耗很大。以刷新率为60帧为例的高清视频分辨率为例，如果后30帧的显示图像是不变的，而这30图像都是由相同的3幅源图像混合叠加而成，那每一帧多做一次叠加混合就要多消耗16兆字节的带宽，那这种方案在一秒钟就要多消耗480兆带宽，多消耗480兆字节的带宽相当于该系统浪费了32％的带宽。系统在读取数据的时候也要消耗功耗，浪费32％的带宽也会使DDR系统多消耗32％的功耗。显示控制器由于架构和功能的限制，不能完成所有的多层图形图像叠加混合的功能，比如图像旋转、缩放，这种方法在功能使用上也存在局限性。

目前移动多媒体设备和家庭娱乐多媒体设备正向着高分辨率发展，在多媒体的硬件解决方案中，带宽资源变得越来越紧张和珍贵，节省功耗是多媒体SOC的共同目标。如何在提高用户视觉体验的同时尽量减少系统带宽和功耗的消耗，成为了多媒体SOC设计领域一个难点和重要课题。因此本发明一种以高性能低功耗完成多层图像混合叠加又能节省系统带宽消耗的架构设计，成为当前多媒体SOC设计领域的发展重点和主要方向。

发明内容：

本发明的目的是针对现有技术不足之处而提供一种减少系统带宽和功耗消耗的同时支持显示控制器和图形加速器访问内存的架构方法。

本发明的目的是通过以下措施来实现：一种同时支持显示控制器和图形加速器访问内存的架构方法，其特征在于，步骤如下：

步骤一，创建一个访问内存的架构；在SOC总体框架内设置的访问内存的架构包括：内存控制器、二维图形处理器、数据缓存器、数据选择器、数据选择控制器、显示控制器；所述二维图形处理器通过数据缓存器、数据选择器与显示控制器相连，数据选择控制器与二维图形处理器、数据选择器、显示控制器相连，内存控制器设有数据申请通道1、数据返回通道1和数据申请通道2和数据返回通道2；内存控制器的数据申请通道2和数据返回通道2与二维图形处理器相连，内存控制器的数据申请通道1与显示控制器相连，数据返回通道1通过数据选择器与显示控制器相连接，内存控制器通过总线与SOC总体框架的内部存储器、多核CPU相连；

步骤二，依据叠加混合的多层源图像有无更新，访问内存的架构给出数据的流入和流出：