[发明专利]低摆幅动态电路

说明书

技术领域

本发明领域大体上涉及动态电路。

背景技术

动态电路已经广泛地用于各种应用，例如，中央处理器单元（CPU）、动态随机存取存储器（DRAM）、内容可寻址存储器（CAM）等。动态电路通过在预充电阶段储存电荷并在求值阶段放电或保持电荷来进行操作，从而实现逻辑功能。

动态电路通常比静态电路更快并且所需面积更小。但其通常耗电量较高。

发明内容

根据本发明的一个方面，提供了一种动态电路，包括：动态节点；第一充电电路，被配置为在预充电间隔内将供电节点耦接到动态节点；以及电平检测器电路，耦接至动态节点，电平检测器电路被配置为监测动态节点的电压以及基于动态节点的电压控制第一充电电路。

优选地，电平检测器电路被配置为将动态节点的电压与逻辑高基准电压进行比较，并且，在动态节点的电压超过逻辑高基准电压时，控制第一充电电路将供电节点从动态节点断开。

优选地，逻辑高基准电压低于供电节点的供电电压。

优选地，该动态电路还包括：下拉逻辑电路，耦接至动态节点。

优选地，在动态节点下降至逻辑低电压以下时，增加下拉逻辑电路的下拉电阻。

优选地，该动态电路，包括：第二充电电路，被配置为在预充电间隔后将供电节点耦接到动态节点。

优选地，第二充电电路还经配置使得由第二充电电路向动态节点供给的电荷量对动态节点中由于下拉逻辑电路的漏电流所导致的电压降进行补偿。

优选地，第二充电电路包括多个门将电路，各个门将电路可操作用于将供电节点耦接到动态节点。

优选地，该动态电路还包括：控制总线，被配置为基于逻辑高基准电压控制多个门将电路中的至少一个耦接到供电节点。

优选地，控制总线被配置为：在逻辑高基准电压低于预定电压时将多个门将电路中的至少一个从供电节点断开，在逻辑高基准电压高于预定电压时将多个门将电路中的至少一个耦接到供电节点。

优选地，第二充电电路被配置为在下拉逻辑电路将动态节点放电至逻辑低电压时将供电节点从动态节点断开。

优选地，第二充电电路的上拉电阻是基于逻辑高基准电压可配置的。

根据本发明的另一方面，提供了一种动态电路，包括：动态节点；第一充电电路，被配置为在预充电间隔内将动态节点充电至逻辑高电压；下拉逻辑电路，耦接至动态节点；以及第二充电电路，被配置为在预充电间隔后对动态节点进行充电，其中，第二充电电路进一步经配置使得由第二充电电路向动态节点供给的电荷量响应于逻辑高电压。

优选地，第二充电电路进一步经配置使得由第二充电电路向动态节点供给的电荷量对动态节点处由于下拉逻辑电路的漏电流所导致的电压降进行补偿。

优选地，第二充电电路包括多个门将电路，各个门将电路可操作用于将供电节点耦接到动态节点。

优选地，该动态电路还包括：控制总线，被配置为基于逻辑高基准电压控制多个门将电路中的至少一个耦接到供电节点。

优选地，该动态电路还包括：电平检测器电路，耦接至动态节点，其中，电平检测器电路被配置为将动态节点的电压和逻辑高电压进行比较，以及，电平检测器电路被配置为在动态节点的电压超过逻辑高基准电压时控制第一充电电路停止对动态节点进行充电。

根据本发明的又一方面，提供了一种用于操作动态电路的方法，其中，该动态电路具有动态节点以及与该动态节点耦接的下拉电路，该动态电路由供电电压供电，方法包括：以第一充电速率对动态节点进行充电，其中，选择第一充电速率使得动态节点的电压在预充电间隔内达到逻辑高电压；以及在预充电间隔后以第二充电速率对动态节点进行充电，其中，基于逻辑高压和下拉电路的漏电流选择第二充电速率。

优选地，第二充电速率经进一步选择使得动态节点的电压基本上保持在逻辑高电压。

优选地，其中，逻辑高电压低于供电电压。

附图说明

本文所包含的附图构成说明书的一部分，结合描述对本发明进行阐述，并用于解释本发明的原理，使本领域技术人员能够实现并使用本发明的主题。

图1为动态电路的框图。

图2示出了根据本发明的实施方式的示例性动态电路。

图3示出了根据本发明的实施方式的另一示例性动态电路。

图4示出了根据本发明实施方式的示例性电平检测器电路。

图5示出了根据本发明实施方式的示例性的基于读出放大器的触发器。

图6为根据本发明实施方式的动态电路操作方法的处理流程图。