[发明专利]半导体芯片的层叠封装结构及其制造方法

权利要求书

1.一种半导体芯片的层叠封装结构，其特征在于，所述层叠封装结构包括多个封装单元，每个封装单元包括：

导热绝缘基板，包括第一表面和背对第一表面的第二表面；

半导体芯片，附着到导热绝缘基板的第一表面上，并且包括面对导热绝缘基板的第二表面和背对导热绝缘基板的第一表面，其中，半导体芯片包括在第一表面上的输入/输出端；

塑封层，覆盖导热绝缘基板的第一表面和半导体芯片的第一表面，塑封层的表面处形成有电连接到半导体芯片的导电图案；

通孔，贯通导热绝缘基板和塑封层，在通孔内填充有电连接到导电图案的导电材料；

端子，形成在通孔的一端并与填充在通孔中的导电材料电连接，

其中，一个封装单元与相邻的另一封装单元通过所述一个封装单元的端子结合到一起并电连接，所述一个封装单元的端子结合并电连接到相邻的所述另一封装单元的通孔的没有形成端子的另一端。

2.根据权利要求1所述的半导体芯片的层叠封装结构，其特征在于，半导体芯片的第一表面上形成有电连接到半导体芯片的输入/输出端的导电凸块，导电图案电连接到导电凸块。

3.根据权利要求2所述的半导体芯片的层叠封装结构，其特征在于，导电凸块的一部分暴露至塑封层的外部。

4.根据权利要求3所述的半导体芯片的层叠封装结构，其特征在于，所述层叠封装结构还包括覆盖导电凸块的暴露至塑封层的外部的所述一部分和导电图案的绝缘材料层。

5.根据权利要求1所述的半导体芯片的层叠封装结构，其特征在于，导电图案由填充在形成于塑封层的表面上的凹槽中的导电材料形成。

6.一种制造半导体芯片的层叠封装结构的方法，其特征在于，所述方法包括形成封装单元的步骤以及层叠通过形成封装单元的步骤得到的多个封装单元的步骤，

其中，形成封装单元的步骤包括：

提供导热绝缘基板，导热绝缘基板包括第一表面和背对第一表面的第二表面；

将半导体芯片附着到导热绝缘基板的第一表面上，半导体芯片包括面对导热绝缘基板的第二表面和背对导热绝缘基板的第一表面；

用塑封材料覆盖导热绝缘基板的第一表面和半导体芯片的第一表面，以形成塑封层；

在塑封层的表面处形成电连接到半导体芯片的导电图案，形成贯通导热绝缘基板和塑封层的通孔并在通孔中填充电连接到导电图案的导电材料；

在通孔的一端形成与填充在通孔中的导电材料电连接的端子，从而形成封装单元，

其中，层叠多个封装单元的步骤包括：

将一个封装单元的端子结合并电连接到另一封装单元的通孔的没有形成端子的另一端。

7.根据权利要求6所述的方法，其特征在于，在半导体芯片的第一表面上形成有导电凸块，在形成导电图案的步骤中，将导电图案形成为电连接到导电凸块。

8.根据权利要求7所述的方法，其特征在于，在形成导电图案的步骤之前，通过去除塑封层的表面的一部分来使导电凸块的一部分暴露至塑封层的外部。

9.根据权利要求8所述的方法，其特征在于，形成封装单元的步骤还包括：形成覆盖导电凸块的暴露至塑封层的外部的所述一部分和导电图案的绝缘材料层。

10.根据权利要求6所述的方法，其特征在于，通过蚀刻在塑封层的表面上形成凹槽并在凹槽中填充导电材料来形成导电图案。