[发明专利]基片刻蚀方法

说明书

技术领域

本发明涉及微电子技术领域，特别涉及一种基片刻蚀方法。

背景技术

PSS(Patterned Sapp Substrates，图形化蓝宝石衬底)技术是目前普遍采用的一种提高GaN(氮化镓)基LED器件的出光效率的方法。在进行PSS工艺的过程中，其通常在基片上生长干法刻蚀用掩膜，并采用光刻工艺将掩膜刻出图形；然后采用ICP技术刻蚀基片表面，以形成需要的图形，再去除掩膜，并采用外延工艺在刻蚀后的基片表面上生长GaN薄膜。采用ICP技术刻蚀基片表面所获得的理想形貌如图1所示，其剖面形状近似为三角形，且侧壁的弧度小，这有利于后续的外延工艺，从而可以提高外延GaN薄膜的晶体质量。

现有的一种基片刻蚀工艺采用单步刻蚀方法，具体地，向反应腔室内通入BCl₃(氯化硼)气体，并开启激励电源和偏压电源，直至完成工艺所需的刻蚀深度。该工艺的典型的工艺参数为：反应腔室的腔室压力的范围在2～5mT；激励功率的范围在1000～2500W；偏压功率的范围在100～700W；BCl₃的流量范围在60～200sccm；工艺时间的范围在15～40min。

上述基片刻蚀工艺在实际应用中很难获得剖面为三角形的理想形貌，这是因为：由于该刻蚀工艺主要以物理刻蚀为主，刻蚀离子朝近似45°的方向运动，这使得基片的侧壁形貌在刻蚀过程中会产生下述变化，即：在刻蚀的初始阶段，由于受到掩膜原始侧壁的限制，基片侧壁的垂直度较高；然而，随着工艺时间的增加，掩膜相对的两个侧壁会朝向彼此横向收缩，导致掩膜的宽度逐渐变窄，这使得基片侧壁因掩膜的横向收缩而出现拐角，如图2A和2B所示。

为此，可以将整个刻蚀过程分为主刻蚀步骤和过刻蚀步骤，即，将上述刻蚀工艺作为主刻蚀步骤，并在完成上述刻蚀工艺之后，增加一过刻蚀步骤。具体地，该过刻蚀步骤采用较低的腔室压力和较高的偏压功率，用以提高物理轰击能量，以使基片侧壁的拐角逐渐减小直至消失。该刻蚀工艺的工艺参数为：在主刻蚀步骤中，反应腔室的腔室压力的范围在2～5mT；激励功率的范围在1000～2500W；偏压功率的范围在100～700W；BCl₃的流量范围在60～200sccm；工艺时间的范围在15～40min。在过刻蚀步骤中，反应腔室的腔室压力的范围在1.5～3mT；激励功率的范围在1000～2500W；偏压功率的范围在500～800W；BCl₃的流量范围在60～100sccm；工艺时间的范围在10～20min。如图3所示，为完成过刻蚀步骤之后获得的基片形貌的剖面图。借助过刻蚀步骤，可以实现对基片的侧壁形貌进行调节，最终获得剖面为三角形的理想形貌。

然而，上述基片刻蚀工艺在实际应用中存在以下问题，即：由于过刻蚀步骤的工艺时间为10～20min，其是主刻蚀步骤的工艺时间(15～40min)的三分之二左右，因此，上述基片刻蚀工艺因增加了过刻蚀步骤而导致工艺效率大大降低，从而造成整个工艺的生产效率降低。而且，在进行过刻蚀步骤的过程中，由于基片上已基本不存在掩膜，导致基片侧壁的高度会在刻蚀过程中逐渐降低，虽然可以通过增加主刻蚀步骤所获得的基片侧壁的高度的方式使基片侧壁的高度在进行后续的过刻蚀步骤时具有一定的余度，但是，这就要求主刻蚀步骤具有更高刻蚀选择比以及更长的工艺时间，从而不仅减小了工艺窗口，而且降低了整个工艺的生产效率。

为了能够在保证生产效率的前提下，消除基片侧壁的拐角，可以应用下述原理，即：在进行主刻蚀步骤的过程中，当掩膜开始横向收缩时会出现侧壁拐角，且该拐角出现的位置越高，过刻蚀步骤越需要更长的工艺时间才能消除侧壁拐角。基于该原理，若能够将掩膜开始收缩的时间点提前，则可以降低拐角在侧壁上出现的位置，从而使过刻蚀步骤采用较短的工艺时间就能够消除拐角。因此，可以在主刻蚀步骤的前段过程中采用较高的偏压功率，以加强离子的轰击力度，从而可以将掩膜开始收缩的时间点提前；并且在掩膜开始收缩时降低偏压功率，直至获得完整的基片形貌。采用上述方法的基片刻蚀工艺的工艺参数为：在主刻蚀步骤中，在掩膜开始收缩之前，反应腔室的腔室压力的范围在2～5mT；激励功率的范围在1000～2500W；偏压功率的范围在400～700W；BCl₃的流量范围在60～200sccm；工艺时间的范围在3～10min。在掩膜开始收缩时，偏压功率下降至100～400W；工艺时间的范围在10～25min，其余参数不变。