[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件的制造方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度，更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸越小。MP3、移动电话、数码相机这些对存储要求越来越严苛的产品，正寻求更小的封装尺寸和更高的存储密度。高端处理器也要求数据进出存储器的速度更快。为适应对性能和存储密度的要求，半导体产业已从2D封装转向电连接更短的3D封装。

3D晶圆层叠代表晶圆级封装技术，其中，诸如逻辑、存储器、传感器、A/D转换器、控制器等具体组件被制造在单独的晶圆平台上，然后使用硅通孔（Through Silicon Via，TSV）及相关技术被集成在单个晶圆规模或者芯片规模的封装上以提供3D层叠中元件之间的电气互连。因为这些器件在垂直轴上被互连，因而组件之间的电信号路径变短，导致寄生损耗减小，功耗减小而且系统性能更好。

通常，采用在通孔内电镀沉积的方法完成TSV的制造。尽管已经使用诸如金、多晶硅、锡和锡-铅焊料之类的数种导电材料作为互连材料，然而铜仍然是最好而且是最优选的选择，因为铜的导电性和抗电迁移性更高。为了将金属铜沉积在通孔中，电镀铜是最广泛使用的工艺。

在TSV电镀填孔过程中，由于通孔开口部分的电场不均匀、各添加剂的配比及时间设置等因素的影响。在TSV电镀填孔后，如图1所示，表面铜层101在通孔102开口的两端会出现凹陷103，而且在晶圆表面的铜还会出现过电镀。表面铜层101过电镀后会引起表面铜过厚，会给后续的化学机械抛光（CMP）工艺带来额外负担，造成生产成本的上升，而且会给CMP工艺带来比较大的挑战。另外，由于通孔开口的两端的凹陷103，即使在CMP后，上述凹陷103也不会消失，最终导致形成缺陷引起不良率的上升。

发明内容

本发明的目的在于提供一种半导体器件的制造方法，以解决现有技术中的表面铜层存在凹陷导致不良率上升的问题，从而达到提高良率的目的。

本发明的另一目的在于，解决表面铜层过厚导致的CMP负担过重的问题，从而实现降低生产成本的目的。

为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：

步骤一：提供一半导体衬底，所述半导体衬底上至少具有一个硅通孔结构；

步骤二：对所述半导体衬底进行电解抛光；以及

步骤三：对所述步骤二后的半导体衬底进行化学机械研磨。

可选的，所述硅通孔结构包括通孔以及填充所述通孔的填充材料层，并且所述填充材料层覆盖所述半导体衬底表面。

可选的，所述填充材料层的材料为铜。

可选的，所述步骤二包括：

将所述半导体衬底放入一电解槽内，所述电解槽内盛有电解液；

以预定速度移动所述半导体衬底，使所述填充材料层接触到所述电解液；以及

当所述填充材料层被电解到目标厚度时，停止电解抛光。

可选的，所述目标厚度为1.5μm～2.5μm。

可选的，在所述步骤一和步骤二之间，还包括：

扫描所述填充材料层的形貌以及原始厚度；以及

根据所述填充材料层的形貌、原始厚度以及目标厚度，计算电解终点以及电解抛光条件。

可选的，所述电解槽还包括设置于所述电解液内的阴极。

可选的，所述阴极为金属陶瓷复合多孔阴极。

可选的，所述电解槽还包括设置于所述金属陶瓷复合多孔阴极上的多孔陶瓷衬垫。

可选的，所述金属陶瓷复合多孔阴极的厚度为3mm～5mm，所述多孔陶瓷衬垫的厚度为1mm～2mm。

可选的，在所述步骤二中，将所述半导体衬底设置为阳极，并使所述填充材料层面向所述多孔陶瓷衬垫。

可选的，在所述步骤二中，对所述电解液施加一从下往上的压力，使所述电解液完全渗透至所述多孔陶瓷衬垫中，并不溢出所述多孔陶瓷衬垫。

可选的，在所述步骤二中，所述填充材料层与所述多孔陶瓷衬垫接触。

采用本发明的半导体器件的制造方法，在对具有硅通孔结构的半导体衬底进行化学机械研磨前，增加了对半导体衬底的电解抛光步骤。通过电解抛光步骤，可以使原来硅通孔表面的凹陷得到一定程度抚平，减轻硅通孔表面的凹陷程度，从而减少因为凹陷而导致的不良，以实现提高良率的目的。