[发明专利]半导体装置和结构

说明书

技术领域

本申请涉及半导体装置的保护，例如防止与pn结的结击穿有关的流经寄生装置的电流。

背景技术

半导体装置有时在阱（例如在p型衬底中形成的n型阱）中形成，这提供了与衬底的一定程度的绝缘。阱与衬底形成pn结。然而，在某些情况下，可以对这样形成的装置、对阱或对衬底施加电压，这可以引起pn结的击穿，反过来可导致高击穿电流流动。这种电流可导致装置的损坏。

附图说明

图1是示出了根据实施方式的装置的示意图。

图2示出了说明根据实施方式的方法的流程图。

图3示出了根据实施方式的装置的示意性电路图。

图4示出了根据实施方式的半导体结构。

图5示出了根据实施方式的装置的示意性俯视图。

图6示出了根据实施方式的装置的俯视图。

具体实施方式

在下文中，将对本申请的各种实施方式进行详细的描述。应注意这些实施方式仅用作说明示例并且不应解释为限制。

除非专门指出，否则来自不同实施方式的特性可以彼此合并。另一方面，描述具有多个特征的实施方式不应解释为表示所有这些特征对实施本发明均是必须的，因为其他实施方式可能包括更少的特性和/或替代的特性。

应注意在下文描述的实施方式中，功能实体、块或其他元件之间的任何直接电连接或耦接（即不通过介入实体的连接或耦接）也可以通过包括一个或多个介入元件的连接或耦接实现，只要连接或耦接的基本功能（即传输信号、电压、电流等）不受阻碍，反之亦然。

在一些实施方式中，半导体结构或装置在具有与围绕阱的半导体材料（例如，围绕阱的衬底）的极性不同极性的阱中形成。半导体的极性可以是由n型掺杂导致的n型极性或是由p型掺杂导致的p型极性。在硅用作半导体的情况下，n型掺杂例如可通过将砷或磷用作掺杂剂来实现，而p型掺杂例如可通过将硼用作掺杂剂来实现。对于其他半导体材料，例如诸如砷化镓的III-V半导体，可使用其他合适的掺杂剂。

还应注意在以下附图中，元件不一定彼此按比例示出，而是以给出对各种元件之间的功能关系或结构关系的清晰理解的方式示出。

现参照附图，图1中示出了根据实施方式的装置的示意性表示。

在图1的装置中，一个或多个半导体装置11设置在衬底10中，例如，半导体装置11可以设置在具有与衬底10的极性不同极性的半导体阱中，使得pn结在阱和衬底10之间形成。一个或多个半导体装置11例如可包括晶体管，如PMOS晶体管或NMOS晶体管、二极管、逻辑电路或任何其他种类的半导体装置和半导体电路。

衬底接触12围绕半导体装置11设置。在一些实施方式中，衬底接触12距半导体装置11的距离或距形成半导体装置11的阱的距离可以是由相应的半导体设计允许的最小距离（最小设计规则）和/或以上，例如几微米。

衬底接触12经由电阻元件14耦接至供给电压15，例如，VDD、VSS或地。例如，电阻元件14可以是电阻器，或还可以是用作电阻传输结构的类似于PMOS晶体管或NMOS晶体管的晶体管。通常，本申请上下文中的电阻元件应理解为刻意将连接或耦接的电阻增加到在使用标准电连接（例如经由金属配线、金属层或高掺杂多晶硅的连接）的情况下出现的阻抗以上的元件。对于这些常规的连接，目的是保持尽可能低的阻抗。例如，电阻元件14的阻抗值可大于100Ω，特别地大于500Ω，例如约1kΩ以上。在一些实施方式中，电阻元件14可以是阻抗值可以调整的可调电阻元件。例如，在电阻元件包括MOS晶体管的情况下，可以通过调整晶体管的栅电压来调整有效阻抗。电阻元件14与接触12一起形成偏置电路从而以供给电压15来偏置围绕半导体装置11的衬底10。

在图1的实施方式中，在由虚线13表示的距半导体装置11的预定距离内，只设置经由类似于电阻元件14的电阻元件到供给电压15的衬底接触。在由虚线13标记该区域的外部，还允许不通过电阻元件与供给电压15耦接的衬底接触。换言之，在衬底10与具有小于预定阻抗（例如电阻元件14的阻抗）的阻抗的供给电压15之间的所有连接，都设置在由虚线13标记的区域（即，距半导体装置11的预定最小距离）的外部。上述距离可以是例如几十微米，例如至少20μm微米，例如50μm微米或更多。

对于如图1所示的实施方式，在上述在半导体装置11的阱与衬底10之间形成的pn结的击穿情况下，漏电流可以减少，下面将以一些更多的细节来进一步解释。