[发明专利]数据写入方法、存储器控制器与存储器存储装置

说明书

技术领域

本发明涉及一种用于可复写式非易失性存储器的数据写入方法及使用此方法的存储器控制器与存储器存储装置。

背景技术

数字相机、手机与MP3在这几年来的成长十分迅速，促使消费者对存储介质的需求也急遽增加。由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、低耗电、体积小、无机械结构且读写速度快等特性，最适合用在便携式电子产品，例如手机、个人数字助理与笔记型计算机等。因此，近年来，快闪存储器产业成为电子产业中相当热门的一环。

传统上，快闪存储器存储装置的快闪存储器控制器配置有缓冲存储器，并且从主机系统接收到写入指令与多笔数据时，快闪存储器控制器会先将此些数据暂存于缓冲存储器，然后再依据物理页面排列顺序依序将数据写入至对应的物理页面中。然而，在同一条字线上的物理页面彼此会有耦合关系，因此，如果一个物理页面发生编程错误，与此物理页面具耦合关系的另一个物理页面上的数据可能会遗失。例如，一个物理区块包括多个物理页面组，且每一物理页面组包括一个下物理页面与一个上物理页面。当一个物理页面组的上物理页面发生物理编程错误时，其下物理页面上的数据也可能会遗失。特别是，根据快闪存储器所规范的物理页面编程顺序，可能是连续对数个下物理页面进行编程后才对数个上物理页面进行程序。因此，在执行一个写入指令(以下称为第一写入指令)后，经常会发生某些物理页面组中仅下物理页面被写入数据的暂态，并且此些某些物理页面组中的上物理页面可能在执行下一个写入指令(以下称为第二写入指令)才会被写入数据。在此例子中，倘若执行第二写入指令已将数据写入上物理页面时发生编程错误，执行第一写入指令所写入至下物理页面的数据可能亦遗失。为了避免数据遗失，快闪存储器控制器会在缓冲存储器中保留此些数据，直到确保数据不会因其他物理页面的编程而遗失才会从缓冲存储器中移除。基此，现有快闪存储器存储系统需配置有大容量的缓冲存储器，造成快闪存储器存储系统的体积无法缩小，且制造成本增加。特别是，如果在配置多颗快闪存储器晶粒的存储器存储系统中，需要更多的缓冲存储器容量来暂存此些主机系统所写入的数据。

发明内容

本发明提供一种用于可复写式非易失性存储器模块的数据写入方法、存储器控制器与存储器存储装置，其能够减少在执行写入指令时所需的缓冲存储器空间，同时避免数据遗失。

本发明范例实施例提出一种用于可复写式非易失性存储器模块的数据写入方法，其中此可复写式非易失性存储器模块具有至少一存储器晶粒，此至少一存储器晶粒包括多个物理抹除单元，每一物理抹除单元包括多个物理编程单元。本数据写入方法包括：从主机系统中接收第一写入指令与对应此写入指令的第一数据并且将第一数据暂存至缓冲存储器中，其中此第一数据包括多个子数据串。本数据写入方法还包括从缓冲存储器中将此些子数据串传送至可复写式非易失性存储器模块以写入此些子数据串至至少一第一物理抹除单元中；根据此些子数据串之中至少一部分子数据串来产生同位信息；以及将此同位信息存储在缓冲存储器中并且从缓冲存储器中移除此第一数据。

在本发明的一范例实施例中，上述根据此些子数据串之中至少一部分子数据串来产生上述同位信息的步骤包括：依据所有的子数据串来产生上述同位信息。

在本发明的一范例实施例中，上述每一物理抹除单元的物理编程单元包括多个下物理编程单元与多个上物理编程单元，写入数据至下物理编程单元的速度快于写入数据至上物理编程单元。并且，上述根据此些子数据串之中至少一部分子数据串来产生上述同位信息的步骤包括：根据存储此些子数据串的物理编程单元识别此些子数据串之中的至少一第一子数据串以及根据此至少一第一子数据串产生该同位信息，其中此至少一第一子数据串被存储在此些下物理编程单元之中的至少一第一下物理编程单元并且对应此至少一第一下物理编程单元的至少一第一上物理编程单元未存储数据。

在本发明的一范例实施例中，上述数据写入方法，还包括：在将上述同位信息存储在缓冲存储器中并且从缓冲存储器中移除上述第一数据之后，从主机系统接收第二写入指令与对应第二写入指令的第二数据。

在本发明的一范例实施例中，上述数据写入方法还包括：判断从缓冲存储器中将第二数据写入至上述至少一第一物理抹除单元中时是否发生编程错误；以及倘若发生编程错误时，使用存储在缓冲存储器中的同位信息解码存储在上述至少一第一物理抹除单元中的至少一部分子数据串来校正上述至少一部分子数据串中的至少一错误子数据串。