[发明专利]测算接触孔与多晶硅栅极对准偏差值的方法

说明书

技术领域

本发明涉及半导体制造技术领域，具体涉及利用N型源结构测算接触孔与多晶硅栅极对准偏差值的方法。

背景技术

随着集成电路工艺的发展以及关键尺寸按比例缩小，一些新材料和新工艺都会被引入到集成电路的工艺中来以满足整体功能的要求，不同结构之间连接的精准度就显的很重要。当工艺制程进入到65纳米以下时，栅极间接触孔和多晶硅栅极的对准度即使有细微偏差都会造成器件整体性能的下降甚至失效。

如图1中所示，图1是6管静态随随机访问存储器结构（6T SRAM）的透射电子显微镜下的结构示意图，多晶硅栅极102和103之间的接触孔101向多晶硅栅极102发生了偏移，导致多晶硅栅极102的右边变薄，它们之间的这种位置偏差会造成整个器件结构的失效。

因此，对接触孔和多晶硅栅极之间的对准偏差值的检测十分重要。目前，对接触孔和多晶硅栅极之间的对准偏差值的检测方法主要是通过光学的方法来检测，请参阅图2，图2是常规的采用光学方法检测接触孔和多晶硅栅极的对准偏差值的流程示意图，包括：

步骤S1：在半导体衬底的有源区上设置多晶硅栅极；

步骤S2：在多晶硅栅极和剩余有源区上等距设置多个相同的接触孔；

步骤S3：采用光学方法检测并计算接触孔与多晶硅栅极之间的对准偏差值；其中，多晶硅栅极的长度根据接触孔孔径、孔间距和栅极过境鬼的宽度决定。

但是，由于光学本身的受到分辨率大小的限制，当器件尺寸不断缩小时，光学检测方法不能精确检测出接触孔和多晶硅栅极之间的对准偏差值，从而不能满足对工艺精确控制的要求。因此，急需研究出能够精确测算出接触孔和多晶硅栅极之间的对准偏差值的方法。

发明内容

为了克服上述问题，本发明的目的旨在提高接触孔和多晶硅栅极的对准度。

本发明提供了一种利用N型源结构测算接触孔与多晶硅栅极对准偏差值的方法，包括：

步骤S01：在半导体衬底上建立测试模块矩阵；

步骤S02：对所述测试模块矩阵中的各个测试模块区域进行离子注入，使所述各个测试模块的结构均形成NMOS/P型阱区结构；

步骤S03：经光刻和刻蚀工艺，在所述各个测试模块上形成接触孔；

步骤S04：平坦化所述接触孔后，采用电子束缺陷扫描仪在正负载条件下对所述接触孔进行缺陷检测，得到漏电影像特征图；

步骤S05：根据漏电影像特征图测算所述栅极间的接触孔与所述多晶硅栅极的对准偏差值。

优选地，所述的测试模块包括有N型有源区，P型阱区，和所述多晶硅栅极。

优选地，所述NMOS/P型阱区结构的形成方法，包括：

步骤S11：对所述半导体衬底进行N型阱区的离子注入，采用光阻遮挡住所述测试模块矩阵；

步骤S12：对所述半导体衬底进行P型阱区离子注入，将所述光阻去除，所述半导体器件衬底形成P型阱区；

步骤S13：对所述半导体衬底进行P型有源区离子注入，采用光阻遮挡住所述测试模块矩阵；

步骤S14：对所述半导体衬底进行N型有源区离子注入，将所述光阻去除，从而形成所述NMOS/P型阱区结构的测试模块矩阵。

优选地，建立所述的测试模块矩阵的方法，包括：

在所述半导体器件衬底上选取测试区域；

选取要测试的所述接触孔与所述多晶硅栅极的关键尺寸，以形成关键尺寸矩阵；

将所述的关键尺寸矩阵中的每组数据作为一个测试模块区域的数据，根据所述每组数据建立测试模块区域，将所述测试模块区域排布在所述测试区域内，从而得到所述的测试模块矩阵。

优选地，所述测试模块的排布为：所述N型有源区呈纵向排布，所述多晶硅栅极呈横向排布。

优选地，所述关键尺寸矩阵中，所述关键尺寸按照从小到大的顺序排布。

优选地，所述测试模块矩阵中每行至少有3个所述测试模块，所述测试模块等距排布。

优选地，所述的接触孔包括栅极间接触孔、有源区接触孔和栅源共享接触孔。

优选地，所述电子束缺陷扫描仪采用的着陆电压为500eV-1200eV，电流为80-120nA。

优选地，所述电子束缺陷扫描仪采用的像素为30-100nm。