[发明专利]一种电流型带隙基准源

权利要求书

1.一种集成电路带隙基准源，其特征在于，所述集成电路带隙基准源包含：

第一电流产生电路（301）、第二电流产生电路（302）、电流求和电路（303）和电压重建电路（304）；

第一电流产生电路（301），用于产生随温度升高而降低的电流，即用于产生负温度系数电流；

第二电流产生电路（302），用于产生随温度升高而升高的电流，即用于产生正温度系数电流；

第一电流产生电路（301）的输出端与电流求和电路（303）的一个输入端相连，第二电流产生电路（302）的输出端与电流求和电路（303）的另一个输入端相连，该电流求和电路（303）用于将第一电流产生电路（301）和第二电流产生电路（302）各自输出的电流按某一设定比例叠加；

电流求和电路（303）的输出端与电压重建电路（304）的输入端相连且该电压重建电路（304）的输出端作为集成电路带隙基准源的输出端。

2.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述第一电流产生电路（301）包含：P型电流镜、N型电流镜、电阻R1和PNP型三极管；

所述P型电流镜与所述N型电流镜互为负载，从而形成自偏置结构；

所述电阻R1连接在所述N型电流镜的输出管的源级和负电源之间；

所述PNP型三极管的发射极连接在所述N型电流镜的输入管的源级，且该PNP型三极管的基极和集电极接所述负电源；

其中，所述PNP型三极管采用NPN型三极管或者二极管代替。

3.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述第二电流产生电路（302）包含：P型电流镜、N型电流镜、电阻R2和两个PNP型三极管；

所述P型电流镜和N型电流镜互为负载，从而形成自偏置结构；

所述电阻R2连接在所述N型电流镜的输出管的源级和其中一个PNP型三极管的发射极之间，该PNP型三极管的基极和集电极接负电源；另一个PNP型三极管的发射级连接在所述N型电流镜的输入管的源级，该PNP型三极管的集电极和基极连接到负电源；

其中，所述两个PNP型三极管全部或其中之一采用NPN型三极管或者二极管代替。

4.根据权利要求2或3所述的集成电路带隙基准源，其特征在于，所述P型电流镜和N型电流镜采用共源共栅结构。

5.根据权利要求2或3所述的集成电路带隙基准源，其特征在于，所述电流求和电路（303）包含两个P型MOS管，所述两个P型MOS管的栅极分别与第一电流产生电路（301）和第二电流产生电路（302）包含的P型电流镜相连，且所述两个P型MOS管的漏极短接形成电流求和电路输出。

6.根据权利要求2或3所述的集成电路带隙基准源，其特征在于，

所述P型电流镜包含：第一PMOS型晶体管和第二PMOS型晶体管；所述N型电流镜包含：第一NMOS型晶体管和第二NMOS型晶体管；

第一PMOS晶体管的源级连接正电源vdd，该第一PMOS晶体管的栅极与漏极相连于A节点；

第二PMOS晶体管的栅极与所述节点A相连，该第二PMOS晶体管的源级连接到所述正电源vdd；

第一NMOS晶体管的漏极连接所述第一PMOS晶体管的漏极，该第一NMOS晶体管的栅极连接第二NMOS晶体管的栅极，第一NMOS晶体管的源级连接所述电阻R1或所述电阻R2的一端；

第二NMOS晶体管的栅极与漏极相连于节点B，所述第二PMOS晶体管的漏极与所述节点B相连，该第二NMOS晶体管的源级连接PNP型三极管Q2的发射极，该PNP型三极管Q2的基极和集电极接负电源vss。

7.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述电流求和电路（303）的输出端与电压重建电路（304）的输入端之间增加一级N型电流镜进行反向。

8.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述电压重建电路（304）为连续时间电路或开关电容电路。

9.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述电压重建电路（304）包含电阻R3和运算放大器，所述电阻连接在所述运算放大器的输出端和反相输入端之间，所述运算放大器的同相输入端接地。

10.根据权利要求9所述的集成电路带隙基准源，其特征在于，调整所述电阻R3阻值的大小能够调整集成电路带隙基准源输出的电压值。