[发明专利]具有传感器的集成电路和制造方法

权利要求书

1.一种集成电路，包括：

衬底(10)，承载多个电路元件(20)；

所述衬底上的多个感测电极(34)，每一个感测电极电连接至至少一个所述电路元件；以及

多个阱(50)，用于容纳样品，每一个感测电极限定了所述阱之一的底部，其中每一个感测电极包括向上延伸到所述阱中的至少一个部分(34’)。

2.根据权利要求1所述的集成电路，其中每一个感测电极(34)包括离子敏感层(60)。

3.根据权利要求1或2所述的集成电路，还包括：

所述衬底上的金属化叠层(30)，用于提供与至少一些所述电路元件的互连，所述金属化叠层包括通过相应的电绝缘层(32)彼此空间分离的多个已构图金属层(31)，至少一些所述电绝缘层包括导电部分(33)，用于电学互连相邻金属层的部分，其中已构图金属化层的至少之一包括多个感测电极(34)，其中所述导电部分中的一些导电部分限定了所述向上延伸感测电极部分(34’)；并且其中多个阱(50)延伸进入到所述金属化叠层中，每一个阱终止于所述感测电极之一处。

4.根据权利要求3所述的集成电路，还包括所述金属化叠层上的已构图钝化层(40)，所述已构图钝化层包括至少一个孔隙(70)，所述孔隙延伸穿过所述钝化层，提供对于所述阱之一的至少一部分的入口和/或形成所述阱之一的至少一部分。

5.根据权利要求4所述的集成电路，其中所述已构图钝化层(40)包括多个所述孔隙，每一个孔隙形成相应阱(50)的一部分。

6.根据权利要求3至5中任一项所述的集成电路，其中所述金属化叠层(30)还包括第一构图金属层和第一构图金属层上的第二构图金属层(38)，所述第一构图金属层包括多个感测电极(34)，并且所述第二构图金属层包括多个另外的孔隙(38’)，每一个阱(50)从所述另外孔隙之一朝着所述感测电极之一延伸。

7.根据权利要求6所述的集成电路，其中所述第二构图金属层(38)导电地耦合至偏置电压源。

8.根据权利要求3至7中任一项所述的集成电路，其中所述金属化叠层(30)还包括在相邻金属层(31)之间形成的钝化层。

9.根据权利要求1至8中任一项所述的集成电路，其中每一个阱(50)具有锥形侧壁和/或矩形横截面。

10.根据权利要求1至9中任一项所述的集成电路，其中至少一些所述阱(50)包含珠子(100)，每一个所述珠子包括化学束缚到所述珠子的核酸。

11.一种制造集成电路的方法，所述方法包括：

提供衬底(10)，所述衬底承载多个电路元件(20)；

在所述衬底上提供多个感测电极(34)，每一个感测电极电连接至至少一个所述电路元件；在所述多个感测电极上形成另外的层(40)；

将所述另外的层开口以限定用于容纳样品的多个阱(50)，每一个所述阱终止于所述感测电极之一处；以及

通过形成从相应的电极表面向上延伸到所述阱中的导电部分(34’)来延伸所述感测电极。

12.根据权利要求11所述的方法，还包括在形成所述导电部分(34’)之后用离子敏感电介质层(60)给每一个阱(50)加衬里。

13.根据权利要求11或12所述的方法，还包括：在所述衬底上提供金属化叠层(30)，用于提供与至少一些所述电路元件的互连，所述金属化叠层包括通过相应的电绝缘层(32)彼此空间分离的多个已构图金属层(31，38)，至少一些所述电绝缘层包括导电部分(33)，用于电学互连相邻金属层的部分，其中所述已构图金属化层的至少之一包括多个感测电极(34)，其中所述导电部分(33)中的一些导电部分限定了所述向上延伸电极部分(34’)；

其中所述另外的层至少包括所述金属化叠层的上部电绝缘层。

14.根据权利要求13所述的方法，还包括在所述构图步骤之前在金属化叠层上形成钝化层(40)、并且平面化钝化层，其中所述开口步骤包括形成延伸穿过所述钝化层、并且终止于所述电极(34)之一上的多个孔隙，每一个所述孔隙形成所述阱之一的至少一部分。

15.根据权利要求13或14所述的方法，其中所述金属化叠层还包括第一构图金属层和第一构图金属层上的第二构图金属层(38)，所述第一构图金属层包括多个电极(34)，并且所述第二构图金属层包括多个另外的孔隙(38’)，

其中所述开口步骤还包括通过所述另外的孔隙选择性地去除所述电极上的另外的层的一部分来形成阱(50)。