[发明专利]基于并行编码译码的循环汉明码的纠错方法

说明书

技术领域

本发明涉及纠错码技术领域，特别涉及一种基于并行编码译码的循环汉明码的纠错方法。

背景技术

CRC（Cyclic Redundancy Check，循环冗余校验码）是一种高效的纠错码，其循环编码和译码特点使其在提高通信、自动控制和存储器的可靠性等方面得到了广泛的应用。通常的CRC编码译码是采用串行方式来实现的，这种方案的编码译码所需电路很小，但是编码译码时间却依赖于时钟周期和码字长度，因此在对电路速度要求极高的场合显得不适用。

（22,16）Hsiao码是一种常用的线性分组码，能够纠正一个错误并且检测两个错误的纠错码（SECDED）。通过其相应的生成矩阵和校验矩阵，可以设计出相应的并行组合译码电路，从而大大缩短了编码译码时间。但是（22,16）Hsiao码需要6个冗余校验位，增加了SRAM和寄存器外围EDAC电路的面积。

发明内容

有鉴于此，本发明的目的在于提供一种基于并行编码译码的循环汉明码的纠错方法，用于提高编码译码效率。

本发明提供了一种基于并行编码译码的循环汉明码的纠错方法，包括：

获取串行循环冗余校验码CRC编码电路的五个寄存器中的数据之间的递推关系式：

s4i+1=s3is3i+1=s2is2i+1=s4i+ui+1+s1is1i+1=s0is0i+1=s4i+ui+1]]>

其中，s0i+1表示输入第i+1个数据后寄存器s0里面的值，s1i+1表示输入第i+1个数据后寄存器s1里面的值，s2i+1表示输入第i+1个数据后寄存器s2里面的值，s3i+1表示输入第i+1个数据后寄存器s3里面的值，s4i+1表示输入第i+1个数据后寄存器s4里面的值；s0i表示输入第i个数据后寄存器s0里面的值，s1i表示输入第i个数据后寄存器s1里面的值，s2i表示输入第i个数据后寄存器s2里面的值，s3i表示输入第i个数据后寄存器s3里面的值，s4i表示输入第i个数据后寄存器s4里面的值；ui+1表示输入的第i+1个信息位；