[发明专利]一种基于DDS的数字通信时钟同步系统

说明书

技术领域

本发明涉及数据传输系统中的时钟同步技术领域，具体涉及一种基于DDS的数字通信时钟同步系统。

背景技术

当前通信系统正朝着多体制、多模式的方向发展，对于兼容多体制的通信系统，其信息传输速率多种多样，接收端实现时钟恢复的时钟同步系统就要适应多种多样的速率。当前通信系统中时钟同步技术主要有利用模拟锁相环的时钟同步技术、利用加扣脉冲、变模分频等方法实现的全数字锁相环时钟同步技术，这些技术要在多种通信传输速率下实现时钟同步都有相应的难度。

模拟锁相环（PLL）时钟同步提取电路使用到压控振荡器(VCO)，图1为PLL电路实现时钟同步提取的原理框图。锁相环路控制VCO的频率和相位变化，使VCO输出的时钟与到接收数据的码元速率同步。但是VCO的中心频率、频率范围受元件参数影响很大，受温度、湿度等环境因素的影响也较大，调试难度较大。VCO也较难做到宽范围的频率覆盖，模拟锁相环时钟同步电路难以适应多种传输速率时钟同步的任务。

全数字锁相环时钟同步提取电路使用到数控振荡器，图2为全数字锁相环实现时钟同步提取的原理图框图。数控振荡器常用的方式有高频时钟加扣脉冲式数控振荡器、或者是高频时钟变模分频式数控振荡器。鉴相器在每一个周期内得到输入信号的相位与本地信号相位超前或滞后的信息，进行加扣脉冲控制，或者进行变模分频控制，改变输出的时钟相位状态，使本地时钟与接收的数据同步。由于用到高频时钟进行分频，要产生多种不同频率的高频时钟有一定的复杂度；同样，要让时钟同步电路输出的时钟满足多种传输速率的需求，要进行分数比例分频、灵活地控制分频系数才能实现，所以此方法也有较大的复杂度。

发明内容

针对现有技术的不足，本发明提供一种利用直接数字式频率合成器（DDS）模块实现时钟同步锁相环路的系统。将DDS作为可控频率源，并通过带有频率最高、最低门限值的控制算法来控制DDS的输出，充分利用DDS覆盖频率范围宽，输出频率控制灵活，分辨率高的特性，实现了没有可调元件、调试难度低、设置工作频率容易，适于多速率工作的数字通信时钟同步系统。

本发明通过下述技术方案实现：

一种基于DDS的数字通信时钟同步系统，包括波形预处理器，鉴相器，DDS波形产生模块；波形预处理器输出端连接鉴相器的一个输入端，鉴相器输出端连接DDS波形产生模块的频率控制字输入端，DDS波形产生模块输出端连接鉴相器的另一个输入端，同时输出同步时钟信号。

为有利于数据处理，在鉴相器和DDS波形产生模块之间插接了前置滤波器；鉴相器输出端连接前置滤波器的输入端，前置滤波器输出端连接DDS波形产生模块的频率控制字输入端。

为了得到更好的技术效果，在前置滤波器输出端和DDS波形产生模块输入端之间插接了系统数据处理模块；前置滤波器输出端连接系统数据处理模块的输入端，系统数据处理模块输出端连接DDS波形产生模块的频率控制字输入端。

所述系统数据处理模块包括取值模块、差值计算模块、环路滤波模块、频率调整量计算模块、频率控制字计算模块、频率超限判决模块和频率控制字设置模块，上述各模块依顺序连接。数据处理模块的数据处理过程包括如下步骤：

（1）DDS初始化模块连接到频率超限判断模块、频率控制字设置模块，向频率超限判断模块送入预置频率控制字的最高、最低门限值，向频率控制字设置模块送入频率初始值对应的频率控制字；

（2）由取值模块获得前置滤波器电压输出值，将其与基准数值在差值计算模块中进行差值运算；其中的基准数值为前置滤波器输出的最高、最低电压值的算术平均值；

（3）差值数据送入环路滤波模块进行积分运算，其运算结果送入频率调整量计算模块；

（4）频率调整量计算模块将结果数据乘以压控系数，计算得到DDS输出信号频率需要的变量，然后送人频率控制字计算模块；

（5）频率控制字计算模块进行频率控制字的计算，计算后输出的频率控制字送入频率超限判决模块进行高低门限的判决；

（6）当频率控制字没有超过预置的最高、最低门限值时，频率超限判决模块将输入频率控制字直接送到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整；

（7）当频率控制字超过了预置的最高、最低门限值时，将频率控制字只取相应的最高、最低门限值，去掉超出部分，输出到到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整。

其中，步骤（5）中所述的频率控制字计算模块的计算方法可以选用以下两种之一：

（1）；

（2）。