[发明专利]极紫外光刻工艺和掩膜

说明书

技术领域

本发明总体上涉及半导体领域，更具体地，涉及极紫外光刻工艺和掩膜。

背景技术

半导体集成电路(IC)行业发展迅速。由于IC材料和设计在技术上的进步，使得IC不断地更新换代，新一代IC比前一代IC具有更小但更复杂的电路。在IC的发展过程中，通常增大了功能密度(即，在每个芯片面积内互连器件的数量)，但缩小了几何尺寸(即，通过制造工艺可以得到的最小部件(或线))。这种按比例缩小工艺的优点在于提高了生产效率和降低了相关成本。然而，这种按比例缩小工艺也增强了IC的加工和制造的复杂度。为了实现这些进步，我们需要IC加工和制造方面也要有相似的发展。例如，需要发展较高分辨率的光刻工艺。其中一种光刻技术是极紫外光刻技术(EUVL)。其他技术包括多电子光束无掩膜光刻技术、纳米转印光刻技术以及引导自组装技术。

EUVL采用了利用极紫外(EUV)区域中的波长大约为1-100nm的光进行扫描的扫描器。除了EUV扫描器使用反射光学组件而不是折射光学组件(即是反射镜而不是透镜)之外，和一些光学扫描器类似的，一些EUV扫描器提供4X缩小投影晒印(reduction projection printing)。目前，在EUVL中，同时使用二进制光强掩膜(binary intensity mask，BIM)和轴上照明(on-axis illumination，ONI)。例如，为了实现未来节点(如最小节距为32nm和22nm的节点等)的足够的空间图像对比度(aerial image contrast)，已经发展了一些技术，如衰减式相移掩膜(AttPSM)和交互式相移掩膜(AltPSM)，以增强EUVL的分辨率。但是，每种技术都存在需要克服的限制。例如，对于AltPSM而言，产生相移区域但没有过多折射率衰减的方法之一是，在基板上生成高度适当的梯级，然后在梯级的上方形成多层(ML)。但是，ML倾向于消除梯级高度，所以在相移区和非相移区之间会产生较大的过渡区。因此，限制了可以实现的分辨率极限。所以，人们希望在此领域能够有进一步的发展。

发明内容

为解决上述问题，本发明提供了一种极紫外光刻(EUVL)工艺，包括以下步骤：接收极紫外线(EUV)掩膜，EUV掩模包括：第一主多边形；第二主多边形，邻近第一主多边形；多个辅多边形；和不含主多边形和辅多边形的区域，其中，主多边形、辅多边形和区域中的每一个均具有相关的状态，分配给第一主多边形的状态不同于分配给第二主多边形的状态，分配给多个辅多边形的状态相同，并且分配给多个辅多边形的状态不同于分配给区域的状态；通过部分相干性б小于0.3的近似轴上照明(ONI)来曝光EUV掩膜，从而产生衍射光和非衍射光；去除部分非衍射光；以及通过投影光学箱(POB)收集和引导衍射光和没有被去除的非衍射光以曝光目标。

其中，EUV掩膜包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于LTEM基板的一个面的上方；导电层，位于LTEM基板的相对面的上方；覆盖层，位于反射ML的上方；缓冲层，位于覆盖层的上方；吸收层，位于缓冲层的上方；以及多个状态，形成在吸收层上。

其中，覆盖层和缓冲层是单层。

其中，至少一个辅多边形是亚分辨率多边形，该辅多边形的至少一个边长小于λ/NA，其中，λ是辐射源的波长，而NA是投影光学箱的数值孔径。

其中，至少一个辅多边形是包含矩形的亚分辨率多边形，矩形的至少一个边长小于λ/NA，其中，λ是辐射源的波长，而NA是投影光学箱的数值孔径。

其中，EUV掩膜包括两种状态：反射系数为r1的第一状态和反射系数为r2的第二状态。

其中，通过缓冲层、覆盖层和ML来配置第一状态；通过吸收层、缓冲层、覆盖层和ML来配置第二状态。

其中，配置两种状态，使得r1的绝对值大于r2的绝对值。

其中，第一状态和第二状态被分配给相邻的主多边形。

其中，将第一状态分配给所有的辅多边形，以及将第二状态分配给区域。

其中，将第二状态分配给所有的辅多边形，以及将第一状态分配给区域。

其中，主多边形和辅多边形相互接触或重叠。

其中，去除70％以上的非衍射光。

其中，衍射光的收集和引导包括：收集和引导-1级衍射光和+1级衍射光。