[发明专利]一种应用于DPD中的新型滤波器

说明书

技术领域

本发明涉及一种新型滤波器，更具体说，它涉及一种应用于DPD中的新型滤波器。

背景技术

在TD-LTE的射频拉远单元中，为了改善RRU整机输出的线性度，DPD技术成为主流，广泛被用来改善功放的线性度，同时也加大了从功放输出端口耦合回来的信号送到数字板的反馈链路的设计难度，随着TD-LTE的信号带宽越来越宽，DPD的阶数也越来越高，必然导致对ADC的采样速率要求很高，采样速率高的ADC芯片成本高，为了降低其采样速率，在DPD反馈链路中采用的是差分输出的调制解调器，优点是调制解调器输出为I、Q两路信号，可以使其速率降低一半，难点是除了对调制解调器的相位和幅度平衡要求外，还对混频后的中频滤波器的相位和幅度平衡要求很苛刻，同时DPD算法要求反馈链路具有插损小、平坦度好、时延小等特点，所以除了选择一款好的调制解调器外，还需要设计一种新型的中频滤波器满足其需求。

发明内容

本发明的目的是克服现有技术中的不足，提供一种需要的阶数少，减少时延及成本，一致性高，保证量产的可靠性，DPD效果比高阶的带通滤波器更优的应用于DPD中的新型滤波器。

本发明的目的是通过以下技术方案实现的。这种应用于DPD中的新型滤波器，包括陷波滤波器和低通滤波器，其中陷波滤波器由三阶分立元器件组成，用于保证滤波器的插损和平坦度；低通滤波器由一阶分立元器件组成，用于进一步抑制带外干扰信号；所述陷波滤波器和低通滤波器均采用差分结构。

作为优选：所述陷波滤波器为：与信号输入端和输出端串联的两个电感L，在两个电感L的节点和接地之间串接有电容C和电感L1。

作为优选：所述低通滤波器为在信号输出端和接地之间串接的电容C1。

本发明的有益效果是：本发明的新型滤波器包括三阶低通陷波滤波器和一阶低通滤波器，极大提高中频带外的抑制。同时陷波滤波器和低通滤波器均采用差分结构，保证两路滤波器的电路结构上对称，相位和幅度的一致性，有效地改善DPD校正效果。

附图说明

图1为本发明DPD链路原理框图；

图2为本发明低通陷波滤波器原理框图；

图3为本发明新型滤波器原理框图。

具体实施方式

下面结合附图和实施例对本发明做进一步描述。虽然本发明将结合较佳实施例进行描述，但应知道，并不表示本发明限制在所述实施例中。相反，本发明将涵盖可包含在有附后权利要求书限定的本发明的范围内的替换物、改进型和等同物。

这种应用于DPD中的新型滤波器，包括陷波滤波器和低通滤波器，其中陷波滤波器由三阶分立元器件组成，用于保证滤波器的插损和平坦度；低通滤波器由一阶分立元器件组成，用于进一步抑制带外干扰信号；所述陷波滤波器和低通滤波器均采用差分结构。所述陷波滤波器为：与信号输入端和输出端串联的两个电感L，在两个电感L的节点和接地之间串接有电容C和电感L1。所述低通滤波器为在信号输出端和接地之间串接的电容C1。

DPD链路的设计如图1所示，整个设计方案包括数字部分和功放部分，主要由FPGA、DAC、混频器1、混频器2、混频器3、ADC、PA、LNA以及新型滤波器等组成。DPD反馈链路由数控衰减器、混频器3、新型滤波器和ADC组成，DPD反馈信号的形成：FPGA发出的基带信号经过DAC转换后送入到混频器1调制到射频，最后通过PA放大，在PA的输出端通过定向耦合器将一部分信号耦合到数字板的反馈链路，送入到混频器3变频为I、Q两路差分信号，新型滤波器滤波后经过ADC转换，最后送入到FPGA，通过DPD算法校PA的输出线性，新型滤波器由三阶低通陷波滤波器和一阶低通滤波器组成。