[发明专利]用于存储器写数据操作的电路

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体电路及其操作方法。

背景技术

许多电子器件（诸如台式电脑、膝上型电脑、平板电脑和智能电话）应用集成和/或分立的半导体存储器件来存储信息。这些半导体存储器件分成易失性或非易失性种类。易失性存储器在移除电源后丢失所存储的信息，而非易失性存储器甚至在移除电源后仍保留它们所存储的信息。易失性存储器包括随机存取存储器（RAM），其被进一步分成包括静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）的子类。

典型的DRAM存储单元仅具有一个晶体管和一个电容器，所以其提供高集成度用于大容量信息存储；然而，DRAM需要不断地刷新，并且它的慢速度倾向于将DRAM局限于计算机主存储器。另一方面，SRAM单元设计（诸如4晶体管设计（4T）或6晶体管设计（6T））使用更多的晶体管来使SRAM单元保持双稳态，意味着只要供应足够的动力，SRAM单元就会无限期地保持二进制输出状态。虽然SRAM具有低于DRAM的集成度，但是与DRAM相比，SRAM可以以更高的速率运行并且具有更低的功耗，所以计算机高速缓冲存储器倾向于使用SRAM。其它SRAM应用包括嵌入式存储器和网络设备存储器。虽然在更快速的性能是重要的情况下，相对于DRAM通常选择SRAM，但是仍期望更快速的SRAM性能。相对于DRAM选择SRAM的另一个原因是SRAM待机电流比DRAM刷新电流低得多，从而在存在功耗问题的情况下，诸如在电池供电的移动器件应用中，为SRAM带来优势。因此，虽然期望更快速的SRAM性能，但是在许多SRAM应用中也期望保持或者降低SRAM功耗。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于改进与电源电压电连接的存储器件的写数据操作的电路，所述电源电压具有指定的额定电源电压电平，所述电路包括：电压调节电路，所述电压调节电路具有至少一个电压电平控制信号输出，以选择性地控制所述电源电压来输出多个不同电压中的一个，所述多个不同电压中的至少一个的电压电平低于所述指定的额定电源电压电平；时序调节电路，所述时序调节电路具有至少一个电压转换时序控制信号输出，以选择性地控制所述电源电压来输出多个不同的可选择的逻辑状态转换时序中的一个；以及电源电压电路，所述电源电压电路与具有所述至少一个电压电平控制信号输出的所述电压调节电路电连接，所述至少一个电压电平控制信号输出使所述电源电压电路输出多个不同电压中的一个，所述多个不同电压中的至少一个被选择并电连接至所述存储器件以在所述写数据操作期间选择性地降低提供给所述存储器件的电压电平；以及所述电源电压电路与具有所述至少一个电压转换时序控制信号输出的所述时序调节电路电连接，所述至少一个电压转换时序控制信号输出使所述电源电压电路输出所述多个不同的可选择的逻辑状态转换时序中的一个以改变在所述多个不同电压中的至少一个转换回所述指定的额定电源电压电平之前的时间长度。

在该电路中，所述多个不同电压中的所述至少一个进一步包括：所具有的电压电平低于所述指定的额定电源电压电平的至少两个不同电压。

该电路进一步包括：电压保持电路，所述电压保持电路具有在所述额定电源电压和降低的电源电压之间串联连接的第一MOS晶体管和第二MOS晶体管，所述第一MOS晶体管的栅极输入端与所述降低的电源电压电连接，所述第二MOS晶体管的栅极输入端与所述降低的电源电压电连接。

在该电路中，所述存储器件是SRAM。

在该电路中，具有多个不同的可选择的逻辑状态转换时序的所述时序调节电路进一步包括：至少三个不同的可选择的逻辑状态转换时序。

在该电路中，所述电路是脉冲式动态LCV电路。

在该电路中，所述电压调节电路是脉冲式动态LCV电路的跟踪和LCV电平调节（1）功能块部分。

在该电路中，所述时序调节电路是脉冲式动态LCV电路的LCV充电恢复时序调节（2）功能块部分。

在该电路中，所具有的电压电平低于所述指定的额定电源电压电平的多个不同的可选择的输出电压中的所述至少一个进一步包括：所具有的电压电平低于所述指定的额定电源电压电平的至少一个不同的可选择的输出电压，并且具有多个不同的可选择的逻辑状态转换时序的所述时序调节电路进一步包括：至少四个不同的可选择的逻辑状态转换时序。