[发明专利]一种调试龙芯CPU和南北桥芯片的装置

说明书

本申请为申请人于2011年5月16日提交的、申请号为201110126228.1、名称为“一种调试龙芯CPU和南北桥芯片的方法和装置”的发明专利申请的分案申请。

技术领域

本发明涉及计算机主板设计，具体来说，提供了一种调试龙芯CPU和北桥、南桥芯片的方法和装置，并得出了一种和龙芯CPU适配的南北桥组合。

背景技术

龙芯3号系列CPU包括4核心3A，8核心3B，16核心3C的CPU，以及后续开发的其他系列的CPU。

龙芯3号CPU是一款通用的多核的CPU，采用MIPS架构，完全可以实现Intel和AMD X86架构CPU的功能，尽管在性能方面比X86CPU还稍微落后一些，但在绝大部分领域可以完全代替X86CPU。

尽管龙芯3A和3B CPU已经面世，但一直没有解决“用”的关键问题，即一直没有找到与龙芯CPU配套且能正常工作的南北桥chipsets和外围设备。为解决龙芯CPU的实用问题，曾经探讨了“龙芯3CPU+SIS公司chipsets”,“龙芯3CPU+NVIDIA公司chipsets”的可能性，并研发了主板样品，但最终没有成功。

龙芯3系列CPU限于技术保护，无法分享X86CPU成功的经验，因此存在bug在所难免。

在调试中尽管可以选择一种芯片组和龙芯CPU进行适配，但在适配不成功时就很难判断是由于龙芯CPU存在的一些bug造成的，还是因为芯片组和龙芯CPU不兼容引起的。如果原因是前者，可以修改CPU的bug而不用放弃所选择的芯片组，如果是后者可以再重新选择一款芯片组。但目前常规的调试方法是无法准确定位原因，几乎只能乱猜乱试。所以需要寻找一种灵活的调试方法能准确的定位适配不成功的原因。

在常规调试方法中，一旦发现龙芯CPU存在bug，特别是龙芯HT(Hyper Transport)bus存在bug，如图1所示。造成龙芯CPU无法和桥片进行正常连接时，几乎无计可施，不得不重新修改龙芯CPU的设计，只能等下一版龙芯CPU回来重新焊接才能继续调试。另一方面，龙芯CPU和桥片的上下电时序配合、信号线的配置在没有找到适配的桥片前也无法确定，常规的调试方法只能靠猜测假定，可调节的余地很小。

如图1所示，常规的调试方法，一款芯片组作一种主板，而且设计和加工一种主板需要花费至少2个月的时间，如果再加上调试的时间，一种主板的尝试至少需要花费6个月的时间，不但费钱而且费时。而且现在的调试方法不能同时调试多款芯片组，需要作多各种不同的主板。

FPGA(Field Programmable Gate Array)，即现场可编程门阵列。FPGA具有非常灵活的在线编程特点，能反复的修改代码，能模拟出目前常见的IO接口(HT bus、PCIE bus、serdes等)、能灵活的变换时钟频率、能调节信号的电平，并有在线检测信号的功能。。

发明内容

为解决龙芯CPU选择适合的北桥、南桥芯片以及调试难题，使得即使发现龙芯CPUHT bus存在bug，也能修复和屏蔽，并继续调试和验证桥片兼容性和其他功能，本发明提出了一种调试龙芯CPU和北桥、南桥芯片的方法和装置

一种调试龙芯CPU和南北桥芯片的方法，包括以下步骤：

选择支持HT总线的北桥芯片和南桥芯片；

将龙芯CPU与北桥、南桥芯片的针脚引入调试装置；

调试龙芯CPU针脚是否存在bug；以及

在调试装置中连接龙芯CPU和南北桥相应针脚并调试。

优选的，所述调试龙芯CPU是在调试装置中检测针脚信号是否符合用户手册说明。

优选的，所述龙芯CPU针脚信号若存在bug可以在调试装置中调整为标准信号。

较优选的，所述调整为标准信号是在调试装置中通过编写程序实现。

再较优选的，所述程序是通过verilog语言编写。

优选的，所述调试装置包括HT总线接口。

优选的，所述调试装置通过HT总线接口连接龙芯CPU与北桥芯片。

优选的，所述调试装置通过HT控制线与南桥芯片连接。

优选的，所述调试装置在调试时选通龙芯CPU的HT总线和仅一个北桥和一个南桥，屏蔽其他北桥和南桥芯片。

优选的，选通后首先调试HT总线是否连接成功，若连接成功继续调试其他针脚；若没有连通则选通下一块南桥或北桥芯片。

优选的，所述龙芯CPU将采用16bits HT总线工作模式。