[发明专利]容错存储器

权利要求书

1.一种用于存储数据值的存储元件装置，包括：

N个存储元件(20-22)，其中，N≥3，

用于将所述数据值导向所述存储元件(20-22)中的每个存储元件的数据输入端(24)，并且

具有一个输出端和至少三个输入端的错误校正装置(23；811；1014)，

其中，至少三个所述存储元件中的每个存储元件的输出端均与所述错误校正装置(23)中的一个输入端连接，

其中，如果至少三个所述存储元件(20-22)在至少所有三个所述存储元件的相应的输出端上输出相同的值，则所述错误校正装置(23；811；1014)设置用于在所述错误校正装置(23；811；1014)的输出端上提供所述值，并且用于在至少一种状态下维持先前所输出的所述值，至少三个所述存储元件(20-22)在所述状态下在所述存储元件的输出端上提供了两个不同的值，其中，由至少三个所述存储元件所输出的值中的至少一个值等于由所述错误校正装置所维持的值。

2.根据权利要求1所述的存储元件装置，其中，所述错误校正装置(23)包括具有n个输入端和一个输出端的n-输入校正元件，其中，n≥3，并且，所述错误校正装置的所述输入端与所述n-输入校正元件(410；75；88；98)的输入端连接，其中这样设置所述n-输入校正元件(410；75；88；98)，即当所有在所述错误校正装置的n个输入端上加载的数据值都一致时，则在所述n-输入校正元件(410；75；88；98)的所述输出端上输出一致的所述数据值，并且当所有在所述n-输入校正元件的所述n个输入端上加载的所述数据值并不都相同时，则维持先前在所述n-输入校正元件的所述输出端上所输出的所述数据值。

3.根据权利要求2所述的存储元件装置，

其中，n＝N，并且

其中，至少三个所述存储元件中的每个存储元件的所述输出端与所述n-输入校正元件的分别配属的输入端连接。

4.根据权利要求2所述的存储元件装置，其中，n＜N。

5.根据权利要求4所述的存储元件装置，

其中，所述错误校正装置还包括逻辑门电路(85，89)，其中，所述存储元件中的至少两个存储元件的输出端与所述逻辑门电路(85，89)的配属的输入端相连，并且

其中，所述逻辑门电路(85，89)的输出端与所述n-输入校正元件(88)的输入端连接。

6.根据权利要求5所述的存储元件装置，其中，所述逻辑门电路(89，85)执行二位的布尔函数g，其中，g(0，0)≠g(1，1)且g(0，1)＝g(1，0)，其中1和0表示所述存储元件中的一个存储元件的输出值的两种可能的状态。

7.根据权利要求6所述的存储元件装置，其中，所述布尔函数由与函数、与非函数、或函数和与或函数中选出。

8.根据权利要求4所述的存储元件装置，另外包括具有N个输入端和n个输出端的逻辑电路(1011)，其中，所述逻辑电路(1011)中的每个输入端与所述存储元件(101-10N)中的一个存储元件的输出端连接，并且，所述逻辑电路(1011)的每个所述输出端与所述n-输入校正元件(1012)的配属的输入端连接。

9.根据权利要求8所述的存储元件装置，其中，所述逻辑电路(1011)的至少一个输出端通过延时元件与所述n-输入校正元件(1012)的分别配属的所述输入端连接。

10.根据权利要求2至9中任一项所述的存储元件装置，其中，N个所述存储元件包括至少一个主存储元件和与所述至少一个主存储元件配属的至少一个从存储元件。

11.根据权利要求10所述的存储元件装置，其中，所述至少一个主存储元件包括主存储元件(72)，并且其中所述至少一个从存储元件包括第一从存储元件(73)和第二从存储元件(74)，其中所述主存储元件(72)的输出端与所述第一从存储元件(73)的输入端、与所述第二从存储元件(74)的输入端并且与所述n-输入校正元件(75)的第一输入端相连，其中所述第一从存储元件(73)的输出端与所述n-输入校正元件(75)的第二输出端相连，并且其中所述第二从存储元件(74)的输出端与所述n-输入校正元件的第三输入端相连。