[发明专利]一种自对准金属氧化物薄膜晶体管及其制作方法

说明书

技术领域

本发明涉及一种薄膜晶体管及其制备方法，尤其涉及一种顶栅自对准结构金属氧化物薄膜晶体管及其制备方法。

背景技术

作为一种类MOS器件，薄膜晶体管（TFTs:thin-film transistors）一直是平板显示的核心器件，其主要应用于平板显示面板像素电路开关控制、像素电路驱动以及显示面板外围驱动电路。除此之外，薄膜晶体管还被广泛研究应用于传感器，存储器，处理器等领域。薄膜晶体管按照有源层材料的不同可以分为很多种，包括传统的硅基薄膜晶体管、金属氧化物薄膜晶体管（Oxide TFTs）以及有机薄膜晶体管（Organic TFTs）等。在各种不同有源层材料薄膜晶体管中，现今被产业界大面积应用的主要是兴起于20世纪80年代的硅基薄膜晶体管，如氢化非晶硅薄膜晶体管(a-Si:H TFTs)和多晶硅薄膜晶体管（poly-Si TFTs）。但是，随着显示技术的不断发展，这些硅基薄膜晶体管的缺点日益突出，主要表现在氢化非晶硅薄膜晶体管的低迁移率和差稳定性，多晶硅薄膜晶体管工艺复杂、高成本以及大面积衬底上器件特性一致性差。这些都将严重限制氢化非晶硅薄膜晶体管和多晶硅薄膜晶体管在未来大尺寸、高分辨率、高帧频、透明柔性显示方面的应用。

金属氧化物薄膜晶体管技术是近几年兴起的一种新技术，相较于前述的硅基薄膜晶体管技术，其具有明显的优势。主要表现在高迁移率、好的器件性能一致性、工艺简单、工艺温度低、稳定性好，可见光透过率高等。金属氧化物薄膜晶体管采用的是金属氧化物半导体材料作为沟道，这些材料主要是氧化锌基和氧化铟基材料，包括氧化锌（ZnO）、氧化铟(In₂O₃)、铝掺杂氧化锌（AZO）、硼掺杂氧化锌（BZO）、镁掺杂氧化锌(MZO)、氧化铟镓锌（IGZO）、铪铟锌氧（HIZO）、氧化镓锌（GZO）、氧化铟锡（ITO）、氧化锡（SnO₂）、氧化亚锡（SnO）、氧化亚铜（Cu₂O）等。

在常规的薄膜晶体管制备工艺和结构中，栅电极和源漏电极之间有较大的交叠量，以此来实现高器件性能和工艺简化。但是，栅电极和源漏之间大的交叠会引入大的寄生电容，在以薄膜晶体管为开关元器件的电路工作过程中，这些寄生电容会将栅电极上的时钟信号耦合到漏电极，影响电路工作，即时钟馈通效应；同时大的寄生电容也会降低器件的工作速度和截止频率f_T。自对准工艺正好可以减小薄膜晶体管栅电极和源漏之间的交叠量，减小寄生电容。

相较于底栅结构，顶栅结构更容易实现自对准。如何实现低电阻率源漏一直是顶栅自对准结构的关键。已经见诸报道的实现自对准结构薄膜晶体管的方法有很多的弊病，如：和传统大面积面板生产线兼容性问题、自对准结构稳定性问题、制备效率和成本问题等。所以自对准结构薄膜晶体管制备工艺及其特性具有很高的研究和应用价值。

发明内容

本发明的目的在于提供一种新的自对准金属氧化物薄膜晶体管及其制备方法，该制备方法制备的薄膜晶体管源漏区域和沟道区使用同一层金属氧化物半导体材料，通过一次溅射和图形化形成，而源漏区域则以图形化的栅电极和栅介质为掩膜，通过旋涂掺杂（SOD）进行掺杂以降低电阻率。该制备方法能够保证器件栅电极和源漏电极之间形成自对准结构，同时工艺简单、能够运用于大面积显示面板的制备。

本发明方法所制作的金属氧化物薄膜晶体管形成于玻璃衬底或柔性衬底之上，包括一沟道区、一源区、一漏区、一栅介质层、一栅电极、一钝化层和接触电极。所述沟道区为金属氧化物半导体材料，位于衬底之上，源区和漏区为金属氧化物薄膜且位于沟道区两侧，栅介质位于沟道之上，栅电极位于栅介质之上。钝化层位于整个器件表面，接触电极将器件的各电极引出。

上述薄膜晶体管的制作方法，包括以下步骤：

1)有源区生成步骤：在衬底上淀积一层金属氧化物半导体层；

2)有源区图形化步骤：光刻和刻蚀金属氧化物半导体层，形成有源区图形；

3)栅介质层生成步骤：在衬底上生成覆盖在所述金属氧化物半导体层之上的绝缘栅介质层；

4)栅电极生成步骤：在所述绝缘栅介质层上淀积一层栅极导电层；

5)栅电极和栅介质图形化步骤：光刻和刻蚀栅极导电层和绝缘栅介质层分别形成栅电极和栅介质图形；

6)源漏区域处理步骤：在整个衬底上旋涂一层旋涂掺杂剂（SOD）层，然后对其进行热处理，促使掺杂剂层中的掺杂原子扩散进入未被栅电极所覆盖的沟道区两侧的金属氧化物半导体中，降低其电阻率，形成低阻源漏区；