[发明专利]反熔丝结构及编程方法有效
| 申请号: | 201310231965.7 | 申请日: | 2013-06-09 |
| 公开(公告)号: | CN104240762B | 公开(公告)日: | 2018-06-01 |
| 发明(设计)人: | 甘正浩 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | G11C17/16 | 分类号: | G11C17/16 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 反熔丝 编程 编程电压 穿通效应 电压端 热电子 源区 高压晶体管 编程操作 导通状态 断开状态 工艺兼容 工艺难度 接地 穿通 漏极 漏区 源极 施加 | ||
1.一种反熔丝结构,其特征在于,包括:
半导体衬底;
位于所述半导体衬底内的有源区和包围所述有源区的浅沟槽隔离结构,所述有源区为N型阱区;
横跨所述有源区的栅极,位于所述栅极两侧有源区内的源极和漏极,所述栅极、源极、漏极和有源区构成PMOS晶体管,所述栅极包括栅氧化层、位于栅氧化层表面的栅电极,所述栅氧化层与有源区之间的界面会产生缺陷,在对所述反熔丝结构进行编程时,所述缺陷会捕获热电子,在栅氧化层与有源区之间的界面形成缺陷电荷区,靠近缺陷电荷区的有源区内的空穴被吸引,产生空穴的导通通路,所述空穴的导通通路与漏区相连接,使得源区和漏区发生穿通;所述栅极包括位于中间位置的第一部分和位于第一部分两侧的第二部分,通过调整所述第一部分的宽度和所述第二部分的宽度的比值,使得栅极的第一部分和第二部分能够尽可能的同时导通;
所述PMOS晶体管的栅极、源极与第一电压端相连接,所述PMOS晶体管的漏极、有源区与第二电压端相连接。
2.如权利要求1所述的反熔丝结构,其特征在于,所述第二部分的宽度小于第一部分的宽度,且所述第二部分的栅极与有源区两侧的浅沟槽隔离结构相接触。
3.如权利要求1所述的反熔丝结构,其特征在于,所述栅极的宽度小于500纳米。
4.如权利要求1所述的反熔丝结构,其特征在于,所述浅沟槽隔离结构的具体结构包括:位于所述半导体衬底内且围绕有源区的沟槽,位于所述沟槽侧壁和底部表面的垫氧化层,位于所述垫氧化层表面的氮化硅层和位于所述氮化硅层表面且填充满所述沟槽的氧化硅材料。
5.如权利要求1所述的反熔丝结构,其特征在于,所述浅沟槽隔离结构的具体结构包括:位于所述半导体衬底内且围绕有源区的沟槽,位于所述沟槽侧壁和底部表面的垫氧化层,位于所述垫氧化层表面且填充满所述沟槽的氧化硅材料。
6.如权利要求1所述的反熔丝结构,其特征在于,所述第一电压端与编程第二电压端相连接,所述第二电压端与接地端相连接。
7.如权利要求6所述的反熔丝结构,其特征在于,所述第一电压端通过控制开关与编程电压端相连接。
8.如权利要求6所述的反熔丝结构,其特征在于,所述第二电压端通过控制开关与接地端相连接。
9.如权利要7或8所述的反熔丝结构,其特征在于,所述控制开关为NMOS晶体管或PMOS晶体管。
10.一种对如权利要求1所述反熔丝结构的编程方法,其特征在于,包括:所述栅氧化层与有源区之间的界面会产生缺陷,在对所述反熔丝结构进行编程时,所述第一电压端施加编程电压,且所述第二电压端接地,所述缺陷会捕获热电子,在栅氧化层与有源区之间的界面形成缺陷电荷区,靠近缺陷电荷区的有源区内的空穴被吸引,产生空穴的导通通路,所述空穴的导通通路与漏区相连接,使得源区和漏区发生穿通,由于热电子引起的穿通效应,所述PMOS晶体管的源区和漏区发生穿通,使得所述PMOS晶体管导通,完成反熔丝结构的编程操作。
11.如权利要求10所述的编程方法,其特征在于,所述编程电压为脉冲电压或持续电压。
12.如权利要求10所述的编程方法,其特征在于,所述编程电压的电压为PMOS晶体管的工作电压绝对值的1~2倍。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310231965.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种双接口螺钉
- 下一篇:一种细长隧道骨腔植骨器





