[发明专利]单端口调色板SRAM控制器及其控制方法

说明书

技术领域

本申请涉及LCD控制技术领域，尤其涉及一种C*Core C9000平台双通道LCD控制器中单端口调色板SRAM控制器及其控制方法。

背景技术

随着LCD显示分辨率的不断升高，传统单通道LCD的时钟和数据信号受到信号完整性等的限制，已经不能满足高分辨率的要求。越来越多的LCD显示屏使用双数据通道乃至四数据通道，多数据通道的LCD控制器在一个像素周期送出多个像素数据。

在一些色彩丰富度要求不高的应用中，通常会采用调色板来减小视频缓存和降低系统总线带宽需求。

参图1所示，现有技术的双通道LCD控制器中一般采用两块双端口SRAM来实现调色板功能。

采用两块双端口SRAM具有以下缺点：

1、需要使用复制两块双端口SRAM来实现双通道LCD控制器的调色板功能，芯片面积较大。

现有LCD控制器中，为了满足CPU操作和调色板功能同时工作，一般使用双端口SRAM来实现调色板SRAM，而双端口SRAM面积及功耗一般是相同容量的单端口SRAM的两倍。

现有双通道LCD控制器，由于一个像素周期需要读取2个像素，所以需要复制两块同样大小的SRAM实现双通道的调色板功能。

2、现有技术加载模式单一，一般只支持通过CPU读写的方式来完成加载。

综上所述，有必要提供一种C*Core C9000平台双通道LCD控制器中单端口调色板SRAM控制器及其控制方法以解决上述问题。

发明内容

有鉴于此，本发明提供一种C*Core C9000平台双通道LCD控制器中单端口调色板SRAM控制器及其控制方法。

为了实现上述目的，本申请实施例提供的技术方案如下：

一种单端口调色板SRAM控制器，所述控制器包括：

调色板SRAM，所述调色板SRAM包括用于加载调色板数据的第一接口和用于读取像素数据的第二接口；

与所述第一接口相连的寄存器和DMA；

与所述第二接口相连的像素解包器；

与所述寄存器、调色板SRAM及像素解包器相连的时钟分频器，所述时钟分频器用于对总线时钟进行分频并得到像素时钟，所述总线时钟的频率至少为像素时钟的2倍。

作为本发明的进一步改进，所述寄存器接收PLB4总线的数据并和调色板SRAM相连，用于完成调色板SRAM的静态加载；所述DMA通过PLB6总线读取数据并和调色板SRAM相连，用于完成调色板SRAM的动态加载。

作为本发明的进一步改进，所述调色板SRAM的静态加载包括调色板数据的读写操作，调色板SRAM的动态加载包括调色板数据的写操作。

作为本发明的进一步改进，所述PLB4总线操作的优先级高于像素解包器读取像素数据操作的优先级。

相应地，一种单端口调色板SRAM控制器的控制方法，所述方法包括以下步骤：

S1、将总线时钟进行分频得到像素时钟，所述总线时钟的频率至少为像素时钟的2倍；

S2、动态或静态加载调色板数据；

S3、控制器开始工作后，像素解包器在每个像素时钟向调色板SRAM发出读操作；

S4、在两个总线时钟内，对调色板SRAM的两个独立地址进行读操作，读取调色板数据并锁存；

S5、像素解包器同时取用所读取的两个调色板数据。

作为本发明的进一步改进，所述步骤S2具体包括：

静态加载调色板数据，寄存器接收PLB4总线的数据并和调色板SRAM相连，完成调色板数据静态加载；

动态加载调色板数据，DMA通过PLB6总线读取数据并和调色板SRAM相连，完成调色板数据动态加载。

作为本发明的进一步改进，所述步骤S2中，静态加载调色板数据在控制器工作前完成或在控制器工作时同时进行；动态加载调色板数据在控制器工作前完成。

作为本发明的进一步改进，所述静态加载调色板数据包括调色板数据的读写操作，动态加载调色板数据包括调色板数据的写操作。

作为本发明的进一步改进，所述控制方法还包括：

当静态加载调色板数据与像素解包器发出的读操作发生冲突时，取消当前拍像素解包器发出的读操作，将上一拍锁存的调色板数据发送给像素解包器。

本发明具有以下有益效果：