[发明专利]用于异常工具和阶段诊断的2D/3D分析

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体加工系统。

背景技术

在半导体制造中，在形成完整管芯之前，半导体晶圆通常会经历许多工艺步骤或阶段。例如，这种工艺步骤可以包括在半导体晶圆上的各种材料的光刻、蚀刻、半导体掺杂和沉积。工艺的准确性和精度以及不同工艺步骤之间的过渡通常会直接影响完整管芯的质量。例如，栅极结构的偏离、不精确的掺杂浓度或者过厚或过薄的介电层都会在晶体管中产生不期望的漏电流或者在电路操作中产生延迟。

进一步复杂化的难题是半导体制造者期望使通过工艺步骤所制造的管芯数目最大化。在试图最大化生产率的同时，制造者可以提供用于每个工艺步骤的许多工具。然而，每个工具的表现都不同于特定的工艺步骤中的其他工具的表现。因此，难以确定不同步骤中的不同工具之间的异常工具和阶段表现。

在一维上存在试图诊断工具和加工阶段表现的常规方法，其中将方差分析（ANOVA）用于对可疑工具和/或加工阶段进行排序。另一种一维诊断是利用相关系数，以便筛选晶圆可接受性测试（WAT）或在线测量。然后，利用这样的技术来形成散布图，其中通过目测来手动确定异常的工具或阶段。

发明内容

以下提供了简明的摘要以提供对本发明的一个或多个方面的基本理解。本摘要不是本发明的综述，既不打算确定本发明的关键或决定性要素，也不打算界定本发明的范围。相反，本摘要的主要目的是以简单形式提供本发明的一些构思作为稍后阐述的更详细的说明的前序。

在一个实施例中，本发明涉及一种用于半导体加工系统中分析异常的方法。该方法包括基于加工晶圆的参数确定多个加工阶段中的关键加工阶段。例如，加工晶圆的参数包括静态电源电流（IDDQ，supplied current in the quiescent current）。

关键工艺步骤是通过多个加工阶段的统计回归进一步确定与多个加工阶段中的每个阶段和加工晶圆的参数相关联的概率。至少部分地基于关键加工阶段和关键步骤来进一步对关键加工阶段进行模型。至少部分地基于对关键加工阶段建模来进一步地实施协方差分析。协方差分析限定与模型相关联的t检验。因此，实现了多个加工阶段中的关键加工阶段的异常的排序。

根据一个实例，确定关键加工阶段包括多个阶段的统计回归分析。例如，确定关键加工阶段包括基于与多个阶段的统计回归分析相关联的相关系数来限定关键指数。根据另一个实例，统计回归分析包括多个阶段的逐步回归分析。确定关键加工阶段可以包括：在二维或多维上的多个阶段的统计分析。

例如，确定关键工艺步骤可以包括关键加工阶段的方差分析。而且，与协方差分析相关联的F比率可以用作关键性能指标。

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于确定半导体加工系统中的异常设备的方法，所述方法包括：加工多个晶圆，所述多个晶圆中的每个晶圆都经历了多个工艺步骤，并且每个工艺步骤都与多个加工工具相关联，通过与所述多个工艺步骤中的每个工艺步骤相关联的多个工具之一来加工每个晶圆；提供在用于所述多个加工晶圆的每个加工晶圆的所述多个工艺步骤的每个工艺步骤处与所述多个工具中的每个工具相关联的生产历史；对所述生产历史进行方差分析；提供在每个工艺步骤处与所述多个晶圆相关联的多个测量值；对所述多个测量值进行回归分析；基于对所述多个测量值的回归分析来确定关键测量参数；基于对所述生产历史的方差分析来确定关键工艺步骤；对所述关键测量参数和所述关键工艺步骤进行协方差分析；基于与对所述关键工艺步骤的协方差分析相关联的f比率，对所述关键工艺步骤进行排序，其中对所述关键工艺步骤的异常进行排序；以及基于与协方差分析相关联的正交t比率，对与每个所述关键工艺步骤相关联的所述多个工具进行排序，其中对与所述关键工艺步骤相关联的每个工具的异常进行排序。

在该方法中，与所述多个晶圆相关联的所述多个测量值中的一种包括：通过加工晶圆的晶圆可接受性测试（WAT）而获得的一个测量值或多个测量值。

在该方法中，所述加工晶圆的关键测量参数包括：与一个或多个所述工艺步骤相关联的静态电源电流（IDDQ）、饱和电流和临界尺寸（CD）中的一种或多种。

在该方法中，确定所述关键工艺步骤进一步包括：基于所述方差分析对所述多个工艺步骤的p值排序。

在该方法中，确定所述关键工艺步骤包括：选择p值小于0.05的工艺步骤。

在该方法中，所述统计回归分析包括：所述多个测量值的逐步回归分析。

在该方法中，确定所述关键工艺步骤包括：确定两个或多个工艺步骤。