[发明专利]射频LDMOS器件及其制造方法

权利要求书

1.一种射频LDMOS器件，其特征在于，包括：

第一导电类型重掺杂的硅衬底；

第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；

漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度；

沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度；

多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；

源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；

漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；

法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的侧面和顶面上、且所述法拉第屏蔽层和所述多晶硅栅之间隔离有屏蔽介质层；

深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接；

第一导电类型掺杂的深阱，所述深阱形成于所述硅外延层中，在纵向上所述深阱位于所述漂移区的底部和所述硅外延层的底部之间，在横向上所述深阱和所述深接触孔相接触、且所述深阱在横向上的覆盖的区域范围大于等于所述沟道区的在横向上的覆盖的区域范围；

所述深阱使所述深接触孔邻近区域的所述硅外延层的第一导电类型掺杂浓度提高，所述深阱的掺杂浓度根据射频LDMOS器件最高工作温度进行设置，所述深阱的掺杂浓度要求大于在最高工作温度时所述硅外延层产生的本征载流子浓度，所述射频LDMOS器件的最高工作温度越高、所述深阱的掺杂浓度也越高；最高工作温度的范围200℃～400℃；

所述深阱使器件在最高温度以下的高温工作时都能够保证所述深接触孔周围的硅外延层中的由温度产生的本征载流子低于掺杂浓度，从而能保证所述深接触孔周围的所述硅外延层中多子浓度大于少子浓度，从而能避免多子浓度和少子浓度相当时所述深接触孔周围的所述硅外延层的电势会随着漏端工作电压而升高的现象，从而能减少或消除所述深接触孔上下存在的电势差，降低或消除深接触孔的漏电流。

2.如权利要求1所述射频LDMOS器件，其特征在于：所述深阱由形成于所述硅外延层中的离子注入区组成；或者所述深阱由形成于所述硅外延层中的在位掺杂区组成。

3.如权利要求1所述射频LDMOS器件，其特征在于：所述深阱的掺杂浓度为所述硅外延层的掺杂浓度的2倍～10倍。

4.如权利要求1或3所述射频LDMOS器件，其特征在于：所述深阱的掺杂浓度为2×10¹⁵cm^-3至1×10¹⁶cm^-3。

5.如权利要求1所述射频LDMOS器件，其特征在于：所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。