[发明专利]前端读出电路中的自触发峰值保持电路

说明书

技术领域

本发明涉及一种峰值保持电路，特别是涉及一种前端读出电路中的自触发峰值保持电路。

背景技术

文献“Analog CMOS peak detect and hold circuits.Part1.Analysis of the classical configuration,Nuclear Instruments and Methods in Physics Research Section A:Accelerators,Spectrometers,Detectors and Associated Equipment,Vol.484,No.1-3,May2002,pp.533-543”公开了一种峰值保持电路。该峰值保持电路包括一个运算放大器A、一个CMOS晶体管M₁和一个电位保持电容C_h。运算放大器A将输入电压V_i与电位保持电容C_h上的输出电压V_o进行比较，运算放大器A的输出电压控制CMOS晶体管M₁的闭合。以检测上升沿峰值为例，在输入电压V_i上升阶段，运算放大器A使得CMOS晶体管M₁导通对电位保持电容C_h进行充电。当输入电压V_i达到峰值开始下降时，运算放大器A输出电位也发生翻转使得CMOS晶体管M₁关断。由于泄放电通路不存在，因此可将输入电压V_i的峰值保存在电位保持电容C_h上并输出。

该类峰值保持电路结构简单，但存在以下缺点：

1、输出峰值电压的精度直接受运放和CMOS开关晶体管影响。运放的实际增益有限并且存在失调电压。同时，由运放和开关晶体管的寄生电容引起的电荷注入能耦合到输出。这些因素都使得输出峰值电压和实际峰值电压存在差别。

2、因为保持电容无对地直接泄放通路，所以每次检测信号峰值前必须将保持电容进行复位。一般多采用晶体管将保持电容连接到地放电，这需要专门的周期性复位信号进行控制。所以要引入数字电路，使得电路结构较为复杂。

发明内容

为了克服现有峰值保持电路输出电压精度低的不足，本发明提供一种前端读出电路中的自触发峰值保持电路。该电路包括电位保持电容C_h、缓冲器、延时电路、比较器和开关。输入电压V_i经延时电路延时，然后将输入电压V_i与延时后的信号进行比较。由于峰值出现在信号发生变化时，故输入电压V_i与延时后的信号之间会出现交点。此时比较器的输出发生翻转从而将开关K断开，将峰值保持在电位保持电容C_h上。该电路可以在内部产生触发信号，在输入电压V_i上升时，输出电压V_o与输入电压V_i相等。当信号到达峰值时，开关K断开。因输出电压V_o对地无通路，可将峰值保持在电位保持电容C_h上，可以提高输出电压的精度。且检测下一次峰值时，输出电压V_o能够被自动复位，重新跟踪输入电压V_i，所以不需要复位。整个电路没有数字电路出现，实现简单。

本发明解决其技术问题所采用的技术方案是：一种前端读出电路中的自触发峰值保持电路，包括电位保持电容C_h，其特点是还包括缓冲器、延时电路、比较器和开关。缓冲器的正输入端接输入电压V_i，缓冲器的负输入端与输出端短接后同时接入比较器的正输入端和延时电路输入端，延时电路输出端接入比较器的负输入端，缓冲器的输出端和比较器的输出端分别与开关K的两个端子相连，开关K的第三端与电位保持电容C_h的一端连接，电位保持电容C_h的另一端接地。输入电压V_i经过缓冲器后与经过延时电路延时后的信号进行比较，峰值出现时，比较器的输出发生翻转将开关K断开，将峰值保持在电位保持电容C_h上。

所述延时电路包括电阻r和电容C。电阻r的一端与比较器的正输入端、缓冲器的负输入端以及缓冲器的输出相连，电阻r的另一端与电容C的一端连接后与比较器的负输入端相连，电容C的另一端接地。