[发明专利]一种BCD半导体器件及其制造方法

说明书

技术领域

本发明属于半导体功率器件技术领域，涉及一种BCD（Bipolar CMOS DMOS）器件及其制造方法。

背景技术

高压功率集成电路常利用Bipolar晶体管的高模拟精度、CMOS的高集成度以及DMOS（Double-diffused MOSFET）的高功率或电压特性，将Bipolar模拟电路、CMOS逻辑电路、CMOS模拟电路和DMOS高压功率器件单片集成在一起（简称BCD器件）。横向高压器件由于漏极、栅极、源极都在芯片表面，易于通过内部连接与低压信号电路集成，被广泛应用于高压功率集成电路中。但由于DMOS器件的比导通电阻（Specific on-resistance, R_on,sp）与器件击穿电压（Breakdown Voltage, BV）存在R_on,sp∝BV^2.3~2.6的关系，使得器件在高压应用时，导通电阻急剧上升，这就限制了横向高压DMOS器件在高压功率集成电路中的应用，尤其是在要求低导通损耗和小芯片面积的电路中。为了克服高导通电阻的问题，J. A. APPLES等人提出了RESURF（Reduced SURface Field）降低表面场技术，被广泛应用于高压器件的设计中。基于RESURF耐压原理，我们已经发明了BCD半导体器件及其制造技术（专利号：ZL200810148118.3），在单晶衬底上实现nLIGBT、nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成，得到性能优良的高压、高速、低导通损耗的功率器件，由于没有采用外延工艺，芯片具有较低的制造成本。

本发明在之前发明ZL200810148118.3（发明名称：BCD半导体器件及其制造方法）的基础上，提出一种新型的BCD半导体器件及其制造方法，能够在同一芯片上同时集成高压nLIGBT、三类高压nLDMOS、低压NMOS、低压PMOS和低压NPN等半导体器件，其中，所集成的高压半导体器件与常规具有降场层的高压半导体器件相比，在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。所述制造方法简单，工艺难度相对较低。

发明内容

本发明的目的是这样达到的：一种BCD半导体器件，如图1所示，包括集成于同一芯片上的高压nLIGBT器件1、第一类高压nLDMOS器件2、第二类高压nLDMOS器件3、第三类高压nLDMOS器件4、低压NMOS器件5、低压PMOS器件6和低压NPN器件7。

所述高压nLIGBT器件1直接做在p型衬底10中，n型重掺杂层201位于场氧化层51下、被n型漂移区阱21包围；p型降场层301位于n型重掺杂层201下方；p⁺阳极区72处于阳极金属902下、被n型漂移区阱21包围；n⁺阴极区81和p⁺阱接触区71并排处于阴极金属901下、被p型体区31包围；多晶硅栅61部分处于栅氧化层41上、部分处于场氧化层51上；阴极金属901、阳极金属902和多晶硅栅61之间通过金属前介质11相互隔离。

所述第一类高压nLDMOS器件2直接做在p型衬底10中，n型重掺杂层202位于场氧化层51下、被n型漂移区阱22包围；p型降场层302位于n型重掺杂层202下方；n⁺漏区83处于漏极金属904下、被n型漂移区阱22包围；n⁺源区82和p⁺阱接触区73并排处于源极金属903下、被p型体区32包围；多晶硅栅63部分处于栅氧化层42上、部分处于场氧化层51上；源极金属903、漏极金属904和多晶硅栅63之间通过金属前介质11相互隔离。

所述第二类高压nLDMOS器件3直接做在p型衬底10中，n⁺漏区85处于漏极金属906下、被n型漂移区阱23包围；n⁺源区84和p⁺阱接触区74并排处于源极金属905下、被p型体区33包围；多晶硅栅65部分处于栅氧化层43上、部分处于场氧化层51上； 源极金属905、漏极金属906和多晶硅栅65直接通过金属前介质11相互隔离。