[发明专利]一种用于快闪存储器纠错的LDPC码解码装置

说明书

【技术领域】

本发明涉及一种适用于快闪存储器纠错的LDPC（Low Density Parity Check，低密度奇偶校验）码的解码装置，特别是指就用于nand型快闪存储器纠错的LDPC码的解码装置。

【背景技术】

由于近年来对nand型快闪（nandflash）存储器容量需求的大幅度提升和工艺水平的进步，MLC，TLC技术被广泛采用。相对于SLC，MLC和TLC的nandflash存储器随着编程和擦除次数的增加，出错概率大幅上升，因此需要更强的纠错算法来保证数据的可靠性。传统的nandflash控制器采用BCH纠错算法，但BCH算法的解码时间与纠错能力成指数关系，如果需要纠正大量的错误比特，BCH算法的解码时间将变得难以容忍。LDPC码以其有利于硬件实现的迭代解码算法和与码长成线性关系的解码时间等优势，已经逐渐成为nandflash存储器中纠错算法的更好选择。

现有的用于nandflash存储设备的LDPC码解码算法多选用软判决法，包括sum-product（和积）算法、min-sum（最小和）算法等，以提高解码性能。但软判决算法需要引入软输入，即概率分布信息。这就需要在nandflash存储器端口增加额外的比较电路，并增加额外的运算来得到nandflash单元阈值电压的概率分布信息,但这样不利于降低硬件设计的复杂度、降低功耗及提高运算速度。

【发明内容】

本发明的目的在于提供一种用于快闪存储器纠错的LDPC码解码装置，用以解决现有的用于nandflash存储器纠错的LDPC码解码装置硬件设计复杂、功耗较高及运算速度较低的问题。

为实现上述目的，实施本发明的用于快闪存储器纠错的LDPC码解码装置包括量化单元、解码参数存储单元、运算单元及判断单元，其中量化单元直接从快闪存储器的数据端口得到数字信号，量化单元对此数字信号进行量化之后将结果输出至运算单元，运算单元根据量化单元与解码参数存储单元存储的解码参数利用最小和算法进行解码，判断单元根据解码的结果进行判断是否调整解码参数，如需调整，则反馈至解码参数存储单元调整解码参数并输出给运算单元以调整后的解码参数进行解码。

依据上述主要特征，运算单元采用的解码算法为最小和算法，其解码过程中的信息迭代运算如下：

L(ci)=logPr(ci=0|yi)Pr(ci=1|yi)]]>