[发明专利]用于异步状态机的判优器

说明书

技术领域

本发明一般地涉及异步电路设计的领域。更具体地，本发明涉及用于操纵多重（几乎）同时转换输入（multiple (almost) simultaneously switching input）的判优器，以及此类判优器在异步状态机中的应用。

背景技术

现今设计和制造的多数数字电路均为“同步的”。本质上，同步电路基于两项大大地简化了其设计的基本假定：（1）所有信号都是二进制的，和（2）所有部件共享如由分布于整个电路的时钟信号定义的共同的和离散的时间概念。

异步电路根本上是不同的。所述异步电路也采用二进制信号，但是没有共同的和离散的时间。代替地，电路利用其部件之间的握手（handshaking）以便执行必要的同步、通信、以及操作定序。以通常关于同步电路所使用的术语表达地，这导致以下特性，该特性类似于系统精细度时钟门控和本地时钟，其是不同相的并且其周期由实际电路延迟确定。这种区别给予异步电路可能相比于同步（时钟控制（clocked））电路（关于例如能量消耗，运行速度，电磁发射，对于供给电压变动的稳健性，温度，制造过程参数，等等）有利的固有性质。

另一方面也存在一些缺点。由于不存在全局时钟信号，异步电路通常需要控制逻辑用于实现使不同的电路元件同步所必要的握手操作。实现握手的异步控制逻辑通常地代表就电路复杂度而言的开销。

通常用于实现所述握手操作的重要握手部件要求沿着几个（输入）信道的通信是互斥的，至少在两个信道合并为共同的信道的点处（参见例如：在PRINCIPLES OF ASYNCHRONOUS CIRCUIT DESIGN – A Systems Perspective中的 Jens Spars?编辑的（ed.）: Section 5.8 “Mutual exclusion, arbitration and metastability,”, Kluwer Academic Publishers, 2001）。就是说，高-低转变（或反之亦然）在给定时间可能只发生在一个单独信道内。两个或更多信道中的同时“事件”通常由判优器来操纵，其利用所谓的互斥元件来决定首先处理哪个事件。然而，当两个事件同时或几乎同时（即在短的时间区间内）发生时，互斥元件遭受非期望的亚稳定性效应。

特别地当实现有限状态机（FSM）时，在不同通信信道内（例如，在不同的信令线上）并发发生的事件可能是有问题的并且合适的判优电路（判优器）可能是明显复杂的。需要容易合成（easy-to-synthesize）的状态机，其包括用于操纵在不同通信信道中的并发事件的判优器。

发明内容

公开了一种用于处理多个异步数据信号的判优器。每个数据信号与相应的请求信号以及相应的应答信号相关联。依照本发明的一个示例，此判优器包括锁存器阵列，其作为输入信号接收数据信号和请求信号，并且作为输出信号提供数据向量和相应的有效性向量。当锁存器处于透明状态时，该数据向量包括取决于数据信号的值，并且有效性向量包括取决于请求信号的值。该判优器进一步地包括逻辑电路，其被配置用于监控请求信号并且当请求信号中任一个变得是激活的时触发锁存器（即“冻结”锁存器输出）。逻辑电路进一步被配置用于在锁存器被触发后延时地（a delay time）激活全局请求信号，并且选择性地为已经锁存了激活的请求信号所针对的（一个或多个）信道来激活应答信号。

附图说明

本发明参考以下附图和描述能够更好地被理解。图中的部件并不必要依比例绘制，而是重点放在说明本发明的原理上。此外，在图中，同样的参考数字标明了相对应的零件。在附图中：

图1，其包括图1a和图1b，说明了在异步电路中在发送器与接收器之间使用请求与应答信号的握手；

图2，其包括图2a和图2b，说明了一个示范性互斥元件；

图3，其包括图3a和图3b，说明了用于操纵两个被引导到相同资源（例如接收器）的请求信号的判优器；

图4说明了依照一个本发明示例的用于在一个步骤中操纵多个请求信号的判优器以及其结合有限状态机的应用；

图5说明了一个示范性请求发生器电路，其可与图4的判优器结合地被使用；

图6提供了说明图4的判优器的功能的时序图；

图7说明了在图4的示例中所说明的状态机的一个示范性实现；

图8说明了图5的请求发生器电路（请求器）的一个示范性实现；以及

图9说明了图4的判优器的一个示范性实现。