[发明专利]带有中断区域的感性元件及其形成方法

说明书

技术领域

本发明通常涉及半导体工艺，更具体地说，涉及用于感性元件的中断区域。

背景技术

在半导体衬底上形成的感性元件导致了衬底内涡电流的形成。感性元件可能包括电感，或包括电感线圈(例如，变压器、巴伦变换器、天线、电机等等)的任何其它类型的电路。感性元件的质量(Q)因数与这些涡电流的平方成反比。因此，通过减少涡电流，感性元件的性能或可被改进。

附图说明

本发明通过举例的方式说明并没有被附图所限制，在附图中类似的参考符号表示相同的元件。附图中的元件说明是为了简便以及清晰，不一定按比例绘制。

图1根据本公开的实施例，说明了在加工阶段的半导体器件结构的截面图。

图2说明了图1的半导体器件结构的自上而下的视图。

图3根据本公开的实施例，说明了在加工后续阶段的图1的半导体器件结构的截面图。

图4说明了图3的半导体器件结构的自上而下的视图。

图5根据本公开的实施例，说明了在加工的后续阶段的图3的半导体器件结构的截面图。

图6说明了图5的半导体器件结构的自上而下的视图。

图7根据本公开的实施例，说明了在加工的后续阶段的图5的半导体器件结构的截面图。

图8根据本公开的实施例，说明了感性元件的自上而下的视图。

具体实施方式

正如上面所描述的，感性元件通常在衬底中导致涡电流，以及电感元件的Q因数与这些涡电流的平方成反比。因此，在一个实施例中，通过增加衬底电阻，涡电流被减少以实现提高的感应性能。在一个实施例中，在由感性元件的线圈定义的衬底区域内，形成了一个或多个中断涡电流的中断层。每一个中断层可以包括多个以交替形式排列相反掺杂的区域，其建立了二极管以阻挡涡电流。以这种方式，涡电流被局限于每一个中断层的这些掺杂区域，而不是被允许在线圈的周界内形成更大的电流环路。注意涡电流损耗在电阻(R)上与电感性地感应的电压(V)的平方成比例，这可被表示为“V²/R”。根据法拉第定律，电压(V)与面积(A)成正比；因此，涡电流损耗与A²/R成正比。因此，通过将涡电流局限于由感性元件的线圈定义的衬底区域内的更小的掺杂区域，得到的涡电流损耗可以被减少，因此允许增加的Q因数。这将参照下面的图1-8描述。此外，注意在任何实施例中，P型和N型区域可以被颠倒。

图1根据一个实施例，说明了半导体器件结构10的截面图。半导体器件10包括半导体衬底12和中断区域97(也被称作中断层)。中断区域97包括位于衬底12的上表面下第一深度处的多个掺杂区域13-16。图2说明了结构10的中断区域97的相应的自上而下的视图。正如在图2中所说明的，中断区域97包括掺杂区域13-30，其可被共同地称作掺杂区域32。掺杂区域32以一种点接触方式排列，以便它们与衬底12形成交替图案。在一个实施例中，正如在图2中所说明的，掺杂区域32以棋盘方式排列。掺杂区域30在这个深度处(在图2中表示为12)还定义了多个衬底区域，其中这些衬底区域是与掺杂区域32的棋盘图案互补的棋盘图案。在一个实施例中，衬底12是其自然状态12，例如，有自然掺杂P-。或者，衬底12可在掺杂区域13-30形成之前被掺杂以增加衬底12的电阻。例如，衬底12可被反掺杂以有更低的P型导电性，例如，P---。在这个实施例中，反掺杂在掺杂区域30的形成之前被执行，以及掺杂区域30在被反掺杂的部分衬底12中形成。掺杂区域30可被称作深N型注入，其中图案化的掩模层在衬底12上形成，以及N型注入通过使用所述图案化的掩模层进入衬底12中。(注意这个注入过程可被称作图案化注入。)在一个实施例中，掺杂区域32有N-掺杂，或者，N---掺杂。

在中断层97内，始于上覆盖感性元件(在图1中未说明)的涡电流被限制在每一个掺杂区域内。在掺杂区域和邻近衬底区域之间形成的二极管(例如，PN结)阻止了涡电流离开该掺杂区域。因此，利用掺杂区域30的示例掺杂区域13-16，涡电流(例如示例涡电流34)实质地被局限于相应的掺杂区域。涡电流通常位于与电感线圈的开口平行的水平面中。因此，正如图1中所说明的，在每一个掺杂区域13-16中，电流在“x”处进入页面以及在“·”处离开。因此，注意，在掺杂区域32深度处的衬底12的掺杂可被掺杂到最大化衬底12的电阻而同时保持(即，维持)PN结的等级。