[发明专利]半导体数据处理装置和引擎控制装置

权利要求书

1.一种半导体数据处理装置，包括执行程序的CPU(20)以及连接至所述CPU(20)的定时器部分(31)，所述定时器部分(31)包括：第一计数器(102)，针对预定事件脉冲链的每个脉冲间隔从初始值起进行计数操作；第一计数寄存器(104)，第一参考值设定于此；第二计数器(103)，从初始值起进行计数操作，使得其计数值等于所述第一计数器(102)针对所述预定事件脉冲链的每个脉冲间隔的所述计数值的多倍；第二计数寄存器(105)，保存所述第一计数器(102)针对所述预定事件脉冲链的每个脉冲间隔的所述计数值；以及检测电路(106、107和108)，其能够检测第一状态和第二状态中的任一状态，在所述第一状态中，所述第一计数器(102)针对每个所述脉冲间隔的计数值等于或者大于在所述第一计数寄存器(104)中设定的第一参考值，在所述第二状态中，所述第二计数器(103)针对每个所述脉冲间隔的计数值等于或者小于在所述第二计数寄存器(105)中保存的所述值；

其中所述预定事件脉冲链包括无齿部分，

其中在所述检测电路(106、107和108)检测所述第一状态时，所述检测电路(106、107和108)确定在当前脉冲间隔处在所述预定事件脉冲链中存在所述无齿部分，以及

其中在所述检测电路(106、107和108)检测所述第二状态时，所述检测电路(106、107和108)确定在所述当前脉冲间隔之前的脉冲间隔处在所述预定事件脉冲链中存在所述无齿部分。

2.根据权利要求1所述的半导体数据处理装置，其中所述检测电路(106、107和108)能够选择第一检测模式和第二检测模式中的任一检测模式，在所述第一检测模式中，检测所述第一状态的具体化，在所述第二检测模式中，检测所述第二状态的具体化。

3.根据权利要求2所述的半导体数据处理装置，其中所述检测电路(106、107和108)能够进一步选择第三检测模式，在所述第三检测模式中，检测所述第一状态和所述第二状态两者的具体化。

4.根据权利要求1所述的半导体数据处理装置，其中所述检测电路(106、107和108)能够选择第三检测模式，在所述第三检测模式中，检测所述第一状态和所述第二状态两者的具体化。

5.根据权利要求1所述的半导体数据处理装置，包括倍数设定寄存器(110)，其指定倍数，在所述第二计数器(103)中所述倍数是所述第一计数器(102)的所述计数值的多倍。

6.根据权利要求2所述的半导体数据处理装置，包括检测模式寄存器(111)，其指定选择所述第一检测模式或者所述第二检测模式中的哪个。

7.根据权利要求3所述的半导体数据处理装置，包括检测模式寄存器(111)，其指定选择所述第一检测模式、所述第二检测模式或者所述第三检测模式中的哪个。

8.根据权利要求5所述的半导体数据处理装置，其中所述倍数设定寄存器(110)和所述检测模式寄存器(111)是布置在所述CPU(20)的地址空间中的寄存器。

9.根据权利要求5所述的半导体数据处理装置，其中所述第二计数器(103)进行增量操作，在所述增量操作中，将所述倍数设定寄存器(110)的设定值添加至所述第一计数器(102)的刚好在添加每个增量+1之前的所述计数值。

10.根据权利要求2所述的半导体数据处理装置，进一步包括中断控制部分(30)，其响应于来自所述定时器部分(31)的中断请求来控制到所述CPU(20)的中断，并且其中当指定所述第一检测模式时所述检测电路(106、107和108)通过检测所述第一状态的具体化将中断请求信号供给至所述中断控制部分(30)，并且当指定所述第二检测模式时通过检测所述第二状态的具体化将所述中断请求信号供给至所述中断控制部分(30)。