[发明专利]一种光刻沟槽覆盖工艺

说明书

技术领域

本发明涉及半导体集成电路技术领域，尤其是涉及一种对深沟槽进行覆盖的技术。

背景技术

沟槽工艺是分立元器件最常使用到的工艺，进行沟槽刻蚀后PN结暴露出来，漏电流成为了需要解决的关键问题之一，相比于低压和中压的TVS产品，高压TVS漏电流更大而且不稳定，在高温高湿等恶劣环境中表现明显。

目前常用的深沟槽覆盖工艺均是先在沟槽中填充玻璃粉，来减小沟槽的深度和坡度，此加工方法在半导体制造中需要进行多次循环加工，工艺流程长，操作复杂，生产成本高。

发明内容

针对现有技术存在的上述问题，本申请人提供了一种光刻沟槽覆盖工艺。本工艺覆盖沟槽后，能减小产品漏电流，覆盖工艺流程短、操作简单。

本发明的技术方案如下：

一种光刻沟槽覆盖工艺，采用两次光刻将光刻胶覆盖在沟槽中，每次光刻均涂覆一层光刻胶，第一次光刻显影完成后到第二次光刻涂光刻胶的时间间隔不超过1个小时；

所述沟槽的深度为80-90um，所述光刻胶的厚度为7-8um。

本发明有益的技术效果在于：

需进行沟槽覆盖的产品经过沟槽刻蚀后，在硅片上形成一个的弧形沟槽，在进行光刻胶覆盖时光刻胶为液态，在沟槽和硅平面的结合处台阶的覆盖成为难点，因此需要使用足够的光刻胶来对沟槽的底部进行填充，才能确保在进行第二次涂光刻胶是在台阶处形成覆盖。

同时由于进行的是两次相同的光刻步骤，因此需要严格的控制各步骤之间的间隔时间，否则会由于过厚的光刻胶导致显影不净的问题。

附图说明

图1为需进行沟槽覆盖的产品在光刻胶填充前的沟槽截面图；

图2为产品在光刻胶填充后的沟槽截面图。

具体实施方式

下面结合附图，对本发明进行具体描述。

实施例：对TVS产品进行光刻胶覆盖深沟槽的加工方法

本实施例中TVS产品，即瞬态电压抑制器，其沟槽深度达到80-90um，宽度达到240um，如图1所示，硅平面和沟槽之间的角度1为84°，沟槽宽度2为240 um，沟槽深度3为85um。

沟槽刻蚀后硅片台面和沟槽拐角处的台阶的光刻胶覆盖是一个技术难题。在制造业中通常使用增加光刻胶厚度的方法来实现台阶覆盖，但是使用增加光刻胶厚度的方法适用于台阶高度比光刻胶的厚度要薄的产品。本申请使用的负光刻胶的厚度在7-8um左右，和80-90um的台阶高度相比，不到其高度的1/10，因此不适用于增加光刻胶厚度的方法。

本申请使用两次光刻的方法来实现台阶覆盖的问题。具体步骤为： 

（1）沟槽高度和深度测试：测量加工后的产品沟槽深度是否在80-90um深度，需要保证PN结被刻蚀穿；

（2）光刻胶的厚度测试：光刻胶的厚度控制在7-8um；

（3）第一次光刻胶覆盖：使用1500转/分钟的转速涂胶，对沟槽底部进行光刻胶填充；

（4）曝光显影：完成第一次图形加工；

（5）第二次光刻胶覆盖：在步骤（4）完成后的一个小时之内，使用1500转/分钟的转速涂胶，对台阶处进行光刻胶覆盖；

（4）曝光显影：完成第二次图形加工

（5）产品加工后光刻胶覆盖检查：产品完成光刻后使用显微镜进行检查，在台阶覆盖处光刻胶覆盖好，无硅平台暴露，表面图形正常，图形表面无多余的光刻胶残留；

（6）产品参数测量：产品加工完成后，测试漏流稳定，在高温高湿条件下，漏电流无变化趋势。

光刻胶填充区域4是第二次光刻后的情况，由于光刻胶是液态的，因此涂覆光刻胶后，会在沟槽最底部会聚、堆高，因此沟槽最底部的光刻胶厚度是最大的。两次光刻后光胶的厚度虽然小于沟槽深度，但是已经完全将刻蚀后硅片台面和沟槽拐角处的台阶覆盖，保证了产品不漏电。