[发明专利]晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。

背景技术

晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高晶体管沟道区的应力，以提高载流子迁移率，进而提高晶体管的驱动电流，减少晶体管中的漏电流。

现有技术提高晶体管沟道区的应力的方法为，在晶体管的源/漏区形成应力层，其中，PMOS晶体管的应力层的材料为硅锗（SiGe），硅和硅锗之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材料为碳化硅（SiC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。

现有技术具有应力层的晶体管形成过程的剖面结构示意图，如图1至图3所示，包括：

请参考图1，提供半导体衬底10，所述半导体衬底10表面具有栅极结构11，在半导体衬底10和栅极结构11表面形成掩膜层14。

请参考图2，以掩膜层14为掩膜，在所述栅极结构11两侧的半导体衬底10内形成开口12，所述开口12的侧壁与半导体衬底10的表面构成“Σ”（西格玛，Sigma）形，且所述“Σ”形的顶角向栅极结构11延伸。

请参考图3，在所述开口12内形成应力层13，所述应力层13的材料为硅锗或碳化硅。

然而，由于在现有技术中，PMOS晶体管和NMOS晶体管的沟道区所需的应力不同，当集成电路或半导体器件中需要同时具有PMOS晶体管和NMOS晶体管时，需要采用不同工艺分别使PMOS晶体管和NMOS晶体管的沟道区具有不同的应力层，使集成电路或半导体器件的制造工艺复杂。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，使具有应力层、且导电类型不同的晶体管形成工艺能够集成，简化集成电路或半导体器件的制造工艺。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底具有第一区域，在第一区域表面形成第一栅极结构；在所述第一区域的衬底表面形成半导体层，所述半导体层覆盖部分第一栅极结构的侧壁，且所述半导体层表面低于第一栅极结构的顶部表面；在所述第一栅极结构两侧的半导体层内形成第一开口，所述第一开口的底部等于或高于第一栅极结构的底部；在所述第一开口内形成第一应力层。

可选的，在形成第一栅极结构之前，所述第一区域衬底表面低于第一区域以外的衬底表面。

可选的，还包括：在形成第一栅极结构之前，回刻蚀所述第一区域的衬底，使第一区域的衬底表面低于第一区域以外的衬底表面。

可选的，所述第一开口的侧壁与半导体层表面构成“Σ”形，且所述第一开口侧壁的顶角向第一栅极结构延伸。

可选的，所述第一开口的形成工艺为：在衬底、半导体层和第一栅极结构表面形成第一掩膜层，所述第一掩膜层暴露出第一栅极结构两侧部分半导体层表面；以所述第一掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀所述半导体层，形成第一开口，所述第一开口的侧壁与半导体层表面垂直；采用各向异性的湿法刻蚀工艺刻蚀所述第一开口的侧壁和底部表面，使第一开口的侧壁与半导体层表面呈“Σ”形，且所述第一开口侧壁的顶角向第一栅极结构延伸；之后去除所述第一掩膜层。

可选的，所述第一栅极结构包括：位于衬底表面的第一栅介质层、位于第一栅介质层表面的第一栅电极层、以及位于第一栅介质层和第一栅电极层两侧的第一侧墙。

可选的，所述第一区域用于形成NMOS晶体管，所述第一应力层的材料为硅锗。

可选的，所述第一区域用于形成PMOS晶体管，所述第一应力层的材料为碳化硅。

可选的，还包括：所述衬底还具有第二区域，在第二区域表面形成第二栅极结构；在形成第一开口时，在所述第二栅极结构两侧的第二区域衬底内形成第二开口；在形成第一应力层时，在所述第二开口内形成第二应力层，所述第二应力层的材料与第一应力层的材料相同。

可选的，在形成第一栅极结构和第二栅极结构之前，所述第一区域衬底表面低于第二区域衬底表面。

可选的，还包括：在形成第一栅极结构之前，回刻蚀所述第一区域的衬底，使第一区域的衬底表面低于第二区域衬底表面。

可选的，所述第二开口的侧壁与衬底表面构成“Σ”形，且所述第二开口侧壁的顶角向第二栅极结构延伸。