[发明专利]栅极介电层保护

说明书

技术领域

本发明是关于一种栅极介电层保护。

背景技术

高压积聚发生于静电放电（electrostatic discharge；ESD）事件期间集成电路（integrated circuit；IC）的输入输出（input/output；I/O）垫。该高压积聚可导致输入级晶体管的栅极介电层损坏。例如，若该输入级晶体管的栅极至衬底电压大于该栅极介电层的击穿电压（V_BD），则可能使该晶体管产生缺陷。

保护栅极介电层的传统技术包括使用钳位电路（clamping circuit）以限制该栅极介电层两端的电压。不过，传统技术对较新技术的栅极介电层的保护不是很有效。其原因在于该钳位电路的触发电压大于该栅极介电层的击穿电压V_BD。例如，开启(switch on)该钳位电路时，该栅极介电层两端的电压已大于V_BD。

因此希望提供栅极介电层保护，以充分避免该栅极介电层两端的电压高于V_BD。

发明内容

本发明的实施例通常涉及半导体装置以及形成装置的方法。在一实施例中，揭露一种装置。该装置包括晶体管，其具有位于衬底上的栅极。该栅极包括位于栅极介电层上方的栅极电极。该装置还包括耦接至该晶体管的栅极介电层保护模块。该栅极介电层保护模块于启动时提供保护偏置(bias)，以将该栅极与衬底之间的电压差（V_DIFF）降至低于该栅极介电层的击穿电压（V_BD）。

在另一实施例中，提供一种形成装置的方法。该方法包括形成晶体管，该晶体管具有位于衬底上的栅极。该栅极包括位于栅极介电层上方的栅极电极。该方法还包括形成耦接至该晶体管的栅极介电层保护模块。该栅极介电层保护模块于启动时提供保护偏置，以将该栅极与衬底之间的电压差（V_DIFF）降至低于该栅极介电层的击穿电压（V_BD）。

在又一实施例中，揭露一种保护栅极介电层的方法。该方法包括提供风险晶体管(transistor at risk)。形成耦接至该风险晶体管的保护模块。启动该保护模块以提供保护偏置，从而将该风险晶体管的栅极与衬底之间的电压差（V_DIFF）降至低于该风险晶体管的栅极介电层的击穿电压（V_BD）。

在参照下面的说明及附图后，这里所揭露的实施例的上述以及其它优点和特征将变得更加清楚。而且，应当理解，这里所述不同实施例的特征并不相互排斥，而是可作各种组合与排列。

附图说明

附图中类似的附图标记通常代表不同视图中的相同组件。另外，该些附图并不一定按比例绘制，其重点在于说明本发明的原理。在下面的说明中，参照附图对本发明的不同实施例进行描述，其中：

图1显示一装置的实施例的部分的方块图；

图2a至图2b显示栅极介电层保护模块的实施例；以及

图3a至图3d显示ESD保护电路的不同实施例。

具体实施方式

本发明的实施例通常涉及半导体装置。在一实施例中，该些装置包括保护模块。例如，在ESD事件期间启动该保护模块以保护风险晶体管的栅极介电层免遭该ESD事件损坏。例如，该些装置可为任意类型的半导体装置，例如集成电路（IC）。该些集成电路可包含于例如电子产品、电脑、手机以及个人数字助理（personal digital assistant；PDA）中或与其一起使用。该些装置还可包含于其它类型的产品中。

图1显示装置100的实施例的部分。如图所示，该部分包括内部电路或单元120。该单元耦接于第一及第二功率轨线102、104之间。该第一功率轨线可为V_DD（工作电压）且该第二功率轨线可为V_SS（接地）。还可使用其它配置的功率轨线。该单元耦接至该装置的焊垫110。在一实施例中，该焊垫为I/O垫。该I/O接收I/O信号。例如，该I/O信号可为输入信号或双向信号。还可使用其它类型的焊垫。