[发明专利]一种低温漂欠压锁定电路

权利要求书

1.一种低温漂欠压锁定电路，包括十个P型MOS管、十一个N型MOS管、二个双极型PNP晶体管、四十个电阻、二个电容、二个反相器和一个与非门，其特征在于，所述第一P型MOS管MP1的漏极，电阻R23的一端与电阻R24的一端连接；电阻R23的另一端，电阻R24另的一端与电阻R25的另一端连接；电阻R25的一端与电阻R26的一端连接；电阻R26的另一端，电阻R27的一端与电阻R33的一端连接；电阻R27的另一端与电阻R28的一端连接；电阻R28的另一端与电阻R29的一端连接；电阻R29的另一端与电阻R30的一端连接；电阻R30的另一端与电阻R31的一端连接；电阻R31的另一端与电阻R32的一端连接；电阻R26的另一端与电阻R33的一端连接；电阻R33的另一端与电阻R34的一端连接；电阻R34的另一端与电阻R35的一端连接；电阻R36的另一端与电阻R37的一端连接；电阻R37的另一端与电阻R38的一端连接；电阻R32的另一端，电阻R39的一端与第一N型MOS管MN1的栅极连接；电阻R39另的一端与双极型PNP晶体管Q1的发射极连接；电阻R38另的一端，双极型PNP晶体管Q2的发射极与第二N型MOS管MN2的栅极连接。

2.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述第二P型MOS管MP2的栅极，第二P型MOS管MP2的漏极，第三P型MOS管MP3的栅极，第四P型MOS管MP4的栅极，第六P型MOS管MP6的漏极，第一N型MOS管MN1的漏极与电容C1的一端连接；第三P型MOS管MP3的漏极，第五P型MOS管MP5的栅极，第七P型MOS管MP7的漏极与第二N型MOS管MN2的漏极连接；第一N型MOS管MN1的源极，第二N型MOS管MN2的源极与电阻R40的一端连接；电阻R40的另一端与第零N型MOS管MN0的漏极连接。

3.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述第四P型MOS管MP4的漏极，第五N型MOS管MN5的漏极，第三N型MOS管MN3的漏极，第三N型MOS管MN3的栅极与第四N型MOS管MN4的栅极连接。

4.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述第五P型MOS管MP5的漏极，第四N型MOS管MN4的漏极，第六N型MOS管MN6的漏极，电容C2的一端与第一反相器INT1的输入端连接；第一反相器INT1的输出端与第二反相器INT2的输入端连接；第二反相器INT2的输出端与两输入与非门NAND1的一个输入端连接；两输入与非门NAND1的输出端，第十N型MOS管MN10的栅极与输出端C连接。

5.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述第八P型MOS管MP8的漏极与第九P型MOS管MP9的源极连接；第九P型MOS管MP9的漏极，第十P型MOS管MP10的栅极，第九N型MOS管MN9的栅极，第七N型MOS管MN7的漏极与第八N型MOS管MN8的漏极连接；输入端A，第八P型MOS管MP8的栅极与第七N型MOS管MN7的栅极连接；输入端B，第九P型MOS管MP9的栅极与第八N型MOS管MN8的栅极连接；第十P型MOS管MP10的漏极，第九N型MOS管MN9的漏极与D连接。

6.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述电阻R1的另一端与电阻R2的一端连接；电阻R2的另一端与电阻R3的一端连接；电阻R3的另一端与电阻R4的一端连接；电阻R4的另一端与电阻R5的一端连接；电阻R5的另一端与电阻R6的一端连接；电阻R6的另一端与电阻R7的一端连接；电阻R7的另一端与电阻R8的一端连接；电阻R8的另一端与电阻R9的一端连接；电阻R9的另一端与电阻R10的一端连接；电阻R10的另一端，电阻R11的一端与电阻R12的一端连接；电阻R11的另一端，电阻R12的另一端，电阻R13的一端，电阻R14的一端，电阻R13的另一端，电阻R14的另一端，电阻R15的一端，电阻R15的另一端，电阻R16的一端，双极型PNP晶体管Q1的基极与双极型PNP晶体管Q2的基极连接；电阻R16的另一端与电阻R17的一端连接；电阻R17的另一端与电阻R18的一端连接；电阻R18的另一端与电阻R19的一端连接；电阻R19的另一端与电阻R20的一端连接；电阻R20的另一端，电阻R21的一端与第十N型MOS管MN10的漏极连接；电阻R217的另一端与电阻R22的一端连接。