[发明专利]用于三维电路集成的过孔结构及其形成方法

说明书

技术领域

本发明涉及集成电路并且更具体地涉及过孔结构及其制作方法。

背景技术

三维集成(3Di)是实现制造竖直堆叠的集成系统和功能部件(诸如处理器、存储器、传感器等)的新兴技术。这样的集成方案有许多优点，这些优点包括小外形规格、简化异构集成和多功能设计、减少封装、更低功率消耗、更低成本和更短设计到市场时间以及其它益处。

在典型3Di方案中，通过相互键合包括功能部件(诸如芯片、封装、晶片等)的两个不同系统，然后按照需要以大规模并行方式定义和创建电传导材料填充的过孔以便建立在两个系统的对准的功能部件之间的可靠电连接来执行两个系统的竖直集成。可以通过形成硅通孔(TSV)结构来实现这一电互连。这里对于每对竖直对准的功能部件，从键合的系统结构的顶部定义两个过孔。这样做使得在一个过孔着陆于第一/顶部部件上的预定义着陆焊盘(landing pad)上并且另一过孔着陆于第二/底部部件上的预定义着陆焊盘上。随后按照需要定义电连接带，以便连接两个过孔并且由此连接两个功能部件。

发明内容

本原理的一个实施例涉及一种并入三维集成的电路。该电路包括底层和多个上层。底层包括连接到底层中的功能部件的底部着陆焊盘。此外，在底层以上堆叠上层。每个上层包括连接到相应上层中的相应功能部件的相应上着陆焊盘。着陆焊盘由单个传导过孔耦合并且在底层和上层的堆叠中被对准，从而每个着陆焊盘从堆叠中的相邻层中的任何着陆焊盘被偏移至少一个预定数量。

另一实施例涉及一种并入三维集成的晶片多堆叠部件。该部件包括底部晶片和多个上晶片。底部晶片包括连接到底部晶片中的功能部件的底部着陆焊盘。在底部晶片之上堆叠上晶片。另外，每个上晶片包括连接到相应上晶片中的相应功能部件的相应上着陆焊盘。着陆焊盘由单个传导过孔耦合，并且在螺旋配置中对准上着陆焊盘。

一个备选实施例涉及一种并入三维集成的集成电路。该电路包括下层和至少一个上层。下层包括连接到下层中的功能部件的下着陆焊盘。此外，在下层之上堆叠上层。每个上层包括连接到相应上层中的相应功能部件的相应上着陆焊盘。着陆焊盘在下层和上层形成的堆叠中由单个传导过孔耦合。每个着陆焊盘包括相应保护涂层。另外，保护涂层的厚度可以根据使用的保护涂层的蚀刻选择性从堆叠中的下着陆焊盘的保护涂层到上层中的顶部上层中的上着陆焊盘的保护涂层渐进地增加。

另一实施例涉及一种用于实施电路的功能部件的三维集成的方法。根据该方法，在键合上层和相邻下层期间在下层之上对准上层，从而从在下层上设置的着陆焊盘偏移在上层上设置的着陆焊盘。经过层蚀刻以在层中形成过孔空腔并且暴露着陆焊盘。用传导材料填充过孔空腔以形成耦合上和下层的着陆焊盘的过孔。

这些和其它特征以及优点将从将结合附图阅读的对其示例实施例的下文具体描述中变得清楚。

附图说明

公开内容在参照以下附图的优选实施例的下文描述中提供细节：

图1是根据一个示例实施例的晶片多堆叠的截面图；

图2是根据示例单向偏移方案的着陆焊盘配置的由上至下视图；

图3-图5是根据示例螺旋偏移方案的多个不同着陆焊盘配置的由上至下视图；

图6-图9是根据一个示例实施例的在各种蚀刻阶段期间的晶片多堆叠的截面图。

图10是根据一个示例实施例的在过孔填充阶段期间的晶片多堆叠的截面图；

图11是根据一个备选示例实施例的完成的晶片多堆叠的截面图；

图12-图13是根据一个示例实施例的在各种蚀刻阶段期间的晶片的截面图；

图14是根据一个示例实施例的在过孔填充阶段期间的晶片的截面图；并且

图15是根据一个示例实施例的用于实施电路的功能部件的三维集成的示例方法的框图/流程图。

具体实施方式