[发明专利]射频LDMOS器件的边缘隔离结构及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是指一种射频LDMOS器件的边缘隔离结构，本发明还涉及所述射频LDMOS器件的边缘隔离结构的制造方法。

背景技术

高频率器件，要求器件本身有比较好的频率特性以满足频率要求，同时也要做大功率，N型大功率射频LDMOS，由多个栅极形成阵列以得到大电流，被广泛用于各种信号发射基站。大的阵列意味栅极总宽度很大，如何做好器件间隔离以保持低漏电是很大的挑战。因此对于漏电有较高的要求。

在现有的射频LDMOS器件中，其结构如图1所示，在P型隔离环下面有一段区域是在第二层金属的下面，第二层金属连接的是漏极，在工作状态下，漏极会连接很大的电压，在P型隔离环的上面也会有高电压，高压电场导致P型隔离环里面的掺杂区反型（图1中圆圈处所示），或者掺杂浓度变低，导致漏电流增加。由于不太良好的器件隔离，造成较大的漏电，容易造成器件发热，最终导致器件性能降低或者失效。因此，做好器件隔离是一个良好的射频LDMOS器件的重要因素。

发明内容

本发明所要解决的技术问题在于提供一种射频LDMOS器件的边缘隔离结构。

本发明所要解决的另一技术问题在于提供所述射频LDMOS器件的边缘隔离结构的制造方法。

为解决上述问题，本发明所述的一种射频LDMOS器件的边缘隔离结构，是隔离环区环绕包围有源区，在有源区中，多个源区和漏区交替间隔排列，且源区和漏区之间的沟道区上具有多晶硅栅极，源区上覆盖第一金属层并通过接触孔相互连接，漏区上具有第二金属层并通过接触孔相互连接，第二金属层跨过隔离环区，将漏极引出隔离环区之外；

连接源区的第一金属层向第二金属层将漏极引出的引出方向上延伸，并位于隔离环区与第二金属层之间，且相邻的第一金属层连接在一起，将隔离环区与第二金属层隔离。

进一步地，所述的隔离环区为P型高掺杂隔离区，掺杂浓度为1x10¹⁴/CM^-3以上。

进一步地，所述的连接源区的第一金属层接地，在第二金属层和隔离环区的交界区域形成隔离。

为解决上述问题，本发明所述的射频LDMOS器件边缘隔离结构的制造方法，包含如下步骤：

第1步，定义场氧化区域；

第2步，定义隔离环区，在场氧化层内部定义一个隔离环区，包围整个有源区；

第3步，在隔离环区内的有源区分别注入形成源区及漏区，制作多晶硅栅极，形成器件；

第4步，制作第一金属层，并通过接触孔连接源区；第一金属层同时盖住后续第二金属层跨过隔离环区的交界区域，形成第二金属层与隔离环区之间的隔离；

第5步，淀积金属层间介质；

第6步，制作第二金属层，通过接触孔连接漏区，第二金属层将漏区引出隔离环区外。

进一步地，所述第1步中，实现半等平面的场氧化工艺，场氧的厚度为

进一步地，所述第2步中，隔离环区的环宽度为3～5μm，包围整个有源区；隔离环区采用硼离子注入，注入能量为300～500KeV,浓度为2x1014/CM^-3以上。

进一步地，所述第4步中，第一金属层的厚度为

进一步地，所述第5步中，金属层间介质的厚度为

进一步地，所述第6步中，第二金属层的厚度为3～4μm。

本发明所述的射频LDMOS器件边缘隔离结构及制造方法，将连接源极的第一金属层往外延伸，利用其接地的特点，隔离环区和第二金属层之间形成隔离，避免了连接漏区的第二金属层由于电压过高，引起位于其下方的隔离环区反型而产生漏电的问题，工艺简单易于实施，降低成本。

附图说明

图1是传统的射频LDMOS器件结构示意图；

图2～5是本发明工艺步骤示意图；

图6是隔离优化区域的剖面图；

图7是本发明工艺流程图；

附图标记说明

1是有源区，2是栅极，3是P型隔离环区，4是P型重掺杂区，5是源区，6是接触孔，7是第一金属层，8是第二金属层，9是P型沟槽掺杂，10是漏区。

具体实施方式

本发明所述的射频LDMOS器件边缘隔离结构，如图5、6所示，适用于大功率器件应用领域，由多个栅极2并联形成，其总输出电流大于20安培，总栅极宽度大于30毫米，可达200毫米。有源区1中源区与漏区10是互相间隔交替排列，其间具有多晶硅栅极2，隔离环区3环绕包围有源区1。