[发明专利]掩模结构

说明书

技术领域

本发明涉及光学元件，且特别是涉及一种掩模结构。

背景技术

光刻工艺为半导体工业中制造集成电路(ICs)的重要技术之一。通常，利用光刻工艺在基底(像是半导体晶片)上的光致抗蚀剂层上创造一个图案，并通过随后的步骤，像是蚀刻或其他步骤，将此图案作为形成在基底上的集成电路(IC)布局。光刻工艺中所使用的光波长决定了图案的尺寸，以及集成电路(IC)布局的特征尺寸。一般来说，特征尺寸与光刻工艺中所使用的光波长成比例。随着半导体装置对较小集成电路(IC)特征及较高集成度的需求持续成长，光波长需要调降。目前，以利用深紫外光区域(利用193nm的深紫外光)波长的光刻工艺来创造较小的集成电路(IC)特征。然而，若要创造更小的集成电路(IC)特征，就要使用更短的波长。因此，为了克服光刻工艺中所形成图案的限制解析度，已开始发展下一代的光刻工艺，且极紫外光(extreme ultraviolet lithography;EUVL)(利用13.5nm EUV光)为被看好的候选者。

因为EUV光在许多材料中具有良好吸收能力，在EUVL及传统光刻工艺中使用可见光或UV光之间主要的不同在于：EUV是依靠光反射原理，因为它几乎不可能使用折射光学元件，像是镜头(lenses)及透射掩模(transmission mask)。在EUVL中，所使用的掩模包括一光学反射结构及一吸收图案，其对应于将形成在晶片上的图案，且当EUV光投射到掩模上，吸收图案会吸收一部分的光，而光学反射结构则将剩余的光反射至晶片上以形成图案。然而，目前可用的EUV掩模的性能并不能满足各方面的需求。因此，需要针对EUV掩模进行改良。

发明内容

为克服现有技术的缺陷，本发明提供一种掩模结构，包括：一基底；一吸收层，形成于基底上；以及一反射层，形成于吸收层上，其中反射层具有一图案。

本发明在此描述的掩模结构提供许多优点。其中一个优点包括，较容易对反射层进行瑕疵检测及修复，使得循环时间及制造成本得以降低。另一个优点包括与现存技术的兼容性，因此根据本发明制造掩模结构时，极少或几乎不用对工艺及机器进行修改。

附图说明

图1为一传统EUV掩模结构的剖面图。

图2A为根据本发明绘制一EUV掩模结构的剖面图。

图2B为根据本发明绘制一EUV掩模空白结构的剖面图。

其中，附图标记说明如下：

10、15～基底

20、25～反射层

30、35～吸收层

45～缓冲层

55～导电涂层

100、200～EUV掩模结构

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

在本说明书中，像是“在基底的上”、“在层上方”、或“在膜上”等词句，仅简单地表示与基层表面的相对位置关系，忽略中间层的存在。因此，这些词句不仅可以表示层与层的直接接触，也可以表示一或多个迭层的非接触状态。

图1显示一传统EUV掩模结构100的剖面图。在图1中，EUV掩模结构100包括一反射层20，形成于基底10上。一吸收图案30，对应于将形成在晶片上的图案，形成于反射层20上。对形成在晶片上的图案的性质来说，吸收图案30及反射层20的品质是很重要的。如果反射层20和/或吸收图案30有瑕疵，例如：吸收图案30具有不正确的形状或反射层包括无意间并入的杂质，则转移至晶片上的图案可能被扭曲而形成一个有瑕疵的晶片。因为吸收图案30形成于EUV掩模结构100的顶部，故有利对吸收层30的瑕疵检测及修复。瑕疵可以经由像是沉积工艺或蚀刻工艺而修复。然而，因反射层20位于吸收层30与基底10之间，因此很难检测其中的瑕疵，即使在检测到瑕疵之后，也很难进行修复。因此，如果EUV掩模结构的反射层中具有瑕疵，却没有在它被用来图案化晶片之前被辨认出来的话，将会生产出具有瑕疵的晶片，那么就需要再进行一个新的EUV掩模结构工艺及晶片图案化的循环。所以，无法辨认具有瑕疵的掩模结构将会增加循环时间并增加生产的制造成本。因此，需要发展出一种EUV掩模，其反射层20中的瑕疵可以被轻易的检测及修复。

参照图2，根据本发明所公开的一改良EUV掩模结构将在以下做详细的描述。了解的是，此处根据本发明所公开的掩模结构不只可用在EUVL，原则上也可用在所有投射光刻工艺中。