[发明专利]一种基于FPGA的轻型直流输电多电平逆变SPWM控制系统

权利要求书

1.一种基于FPGA的三相九电平逆变控制系统，其特征在于：所述控制系统硬件采用级联型H桥九电平拓扑结构，软件上设计了一种基于FPGA的载波层叠SPWM控制系统，包括正弦发生器模块，三角波发生器模块，多路波形比较模块，死区补偿模块和各种通信逻辑模块。

2.根据权利要求1所述基于FPGA的三相九电平逆变控制系统，其特征在于：所述级联型拓扑结构需要48个IGBT器件，即需要48路SPWM对开关管进行控制，利用FPGA丰富的I/O管脚资源能够轻松满足多路SPWM波的输出；同时利用FPGA 的多管脚和多触发器，能与单片机或者DSP连接，增加了控制系统的灵活性和多样性。

3.根据权利要求1所述基于FPGA的三相九电平逆变控制系统，其特征在于：三相需要三路正弦信号，相位相差120°；正弦信号的产生通过查表法来实现，将一个周期内的单位正弦信号平均分成256份存放在FPGA的ROM中，地址为8位；通过采样可以得到相近的正弦信号，正弦信号的幅值可以通过乘法器来调节；调制波的表达式为：                                                ，其中m为调制波的幅值，三角波FPGA的由计数器产生，根据载波比和幅值调制度来确定计数范围。

4.根据权利要求1所述基于FPGA的三相九电平逆变控制系统，其特征在于：所述控制系统采用载波层叠的调制方法，逆变器输出m电平则每相需要三角载波数是m-1个；要求m-1个载波的幅值和频率相同，在空间上垂直分布；每个H桥单元对应需要2个三角波载波，则单相需要8个三角载波，三相则总共需要24路三角载波；单相的三角载波由FPGA内8个计数器采用延时幅值变化的方法产生，即每个三角波的初始计数值不同，但模相同，每个时钟计数器加1，达到最高值后计数器递减。

5.根据权利要求1所述基于FPGA的三相九电平逆变控制系统，其特征在于：所述比较模块，在同一时钟下对正弦波和三角波进行幅值比较，当正弦波幅值大于三角波幅值的时候输出高电平，当正弦波幅值小于三角波幅值的时候输出低电平。

6.根据权利要求1所述基于FPGA的三相九电平逆变控制系统，其特征在于：功率管的开通和关断都需要一定的时间，为了防止同一桥臂两个IGBT管在触发控制时同时导通损坏开关管，必须设置死区时间；死区时间产生原理如下：首先比较器输出一路SPWM波之后，在波形的上升沿和下降沿的时候分别用一个死区计数器开始计数，在计数器为0和最大值之间时，形成死区，死区时间的大小可以由计数值和计数时钟的乘积来决定。