[发明专利]产生控制信号的电路和方法、显微镜和控制其的方法

说明书

技术领域

本发明涉及用于产生周期性控制信号的电路和方法。另外，本发明涉及一种具有多个电气和/或电子控制部件的显微镜，以及一种用于控制显微镜的方法。

背景技术

在工程应用领域频繁地需要相互相移的控制信号。为了产生周期性的相互相移的控制信号，明确限定控制信号之间的相位关系是很重要的。在实际应用中，这通常是指控制信号必须是同步的，即控制信号具有相同的周期持续时间或者至少互为整数倍的周期持续时间。

需要高精度控制信号的一个应用是显微镜，特别是共聚焦显微镜，如STED(stimulated emission depletion，受激发射损耗)显微镜或者FLIM(fluorescence lifetime imaging，荧光寿命成像)显微镜。在此，需要两个或更多个相移同步控制信号控制照明激光和检测器件(如果适用)。

STED显微镜达到的分辨率超过光学显微镜理论上可达到的极限，即有可能分辨比照明光的λ/2更小的结构。为了实现这点，利用以与荧光波长接近的波长照明荧光样品导致样品从激发态变为退激发态的效应。在STED显微镜中，荧光样品最初被短波长激光束激发，接着被长波长激光束退激发，长波长激光束具有在中心接近零的环状的强度分布。通过这种方式，有可能实现降至30nm及以下的分辨率。为了实现如此高的分辨率，有必要尽可能精确地控制激光的同步。

这类似地适用于测量荧光分子的激发态的“寿命”的FLIM显微镜。在具有PIE(pulse interleaved excitation，脉冲交错激发)的FLIM显微镜中，样品被具有不同波长的激光交替激发。在此，必须控制激光使得它们相互具有明确限定的时间关系。

现有技术中已知的一种用于产生这种控制信号的电路在图1中示意性地示出。时钟信号CLK施加于脉冲发生器A，脉冲发生器A常常实施为加法计数器。当达到存储在寄存器C中的比较值B时，在脉冲发生器A的输出端D提供具有时钟信号CLK的激活电平的宽度的脉冲，该计数器被重置。将在输出端D提供的脉冲序列和时钟除法器从该脉冲序列产生的另外的信号传输至产生和输出控制信号的电路E。电路E基本上通过多路转换器和数字逻辑电路形成，且通过配置F在一定极限内可调。取决于配置F，在电路E的输出端提供控制信号PULSE_OUT1至n。通常地，仅在两个输出端需要相互相移的控制信号。

为了便于理解基本原理，图2示出不同脉冲序列的大大简化的示例。图2A示出脉冲发生器A在输出端D输出的脉冲序列。为了简明起见，假设脉冲序列与所施加的时钟信号CLK相同。这可以通过在寄存器C中存储等于1的比较值实现。因此，在每个时钟边缘，计数器达到比较值，基于该比较值产生脉冲及重置计数器。脉冲序列具有周期持续时间T，且每个脉冲序列的激活电平具有宽度t_A。

电路E从该脉冲序列产生的脉冲序列如图2B和图2C所示，图2C的脉冲序列被相对于图2B所示的脉冲序列相移180°。

该现有技术的电路具有提供甚少的灵活性的缺点。除了一些较小的配置选择，电路E的限定确定电路的输出信号。除了以这种方式确定的输出信号，不可能产生其他输出信号。任何超出可获得的配置选择的改变均要求显著地改进电路E。

发明内容

因此本发明的目的是改进上述类型的电路和方法使得可以以灵活的方式产生至少两个相互相移的控制信号。另一个目的是公开一种相应的方法。再一个目的是提供一种显微镜和一种用于控制显微镜的方法，该显微镜和方法将允许相互相移的控制信号的灵活设置。

为了实现上述目的，本发明提供了一种用于产生周期性控制信号的电路，特别地用于显微镜，所述电路被配置用于产生和输出至少两个相互相移的控制信号，其中，所述电路具有多个发生器电路，独立发生器电路提供用于所述电路输出的每个控制信号；每个发生器电路具有用于存储相位值的相位值存储器，所述相位值限定相移；每个发生器电路具有激活输入端，以及响应施加在激活输入端的激活电平，启动以所述相位值限定的量相移的控制信号的产生；以及所述多个发生器电路的激活输入端一起连接至用于同时输出激活电平至所述多个发生器电路的激活电路。

本发明还提供了一种使用具有多个发生器电路的电路产生周期性控制信号的方法，每个发生器电路产生和输出一个控制信号，所述电路特别地为根据本发明的电路，所述方法包括以下步骤：对所述发生器电路的激活输入端施加激活电平以激活所述发生器电路；将相位值从相位值存储器加载至所述发生器电路；以及产生以所述相位值限定的量相移的控制信号。