[发明专利]半导体存储装置及其操作方法

权利要求书

1.一种半导体存储装置，包括：

阻变存储器单元，所述阻变存储器单元被耦接在位线与取反位线之间；

控制单元，所述控制单元被配置成响应于第一感测放大器使能信号和第二感测放大器使能信号而将所述位线耦接至第一节点、并且将参考电压施加到第二节点；

数据输出感测放大器，所述数据输出感测放大器被配置成感测并放大所述第一节点的电压和所述第二节点的电压之差；

数据传送单元，所述数据传送单元被配置成响应于列选择信号而将所述第一节点和所述第二节点耦接至数据线和取反数据线；以及

数据输入单元，所述数据输入单元被配置成响应于写入使能信号而根据所述第一节点的电压电平和所述第二节点的电压电平来驱动所述位线和所述取反位线。

2.如权利要求1所述的半导体存储装置，其中，所述第二感测放大器使能信号通过将所述第一感测放大器使能信号延迟来获得。

3.如权利要求2所述的半导体存储装置，其中，所述控制单元在所述第一感测放大器使能信号被使能时将指定的电压电平施加到所述位线并且将所述取反位线耦接至接地端子、以及在所述第二感测放大器使能信号被使能时将所述第一节点和所述第二节点耦接至所述数据输出感测放大器。

4.如权利要求1所述的半导体存储装置，其中，所述数据传送单元在所述列选择信号被使能时将所述第一节点耦接至所述数据线、并且将所述第二节点耦接至所述取反数据线。

5.如权利要求1所述的半导体存储装置，其中，在所述写入使能信号被使能的情况下，当所述第一节点的电压电平比所述第二节点的电压电平高时，所述数据输入单元降低所述位线的电压电平并且升高所述取反位线的电压电平；并且在所述写入使能信号被使能的情况下，当所述第一节点的电压电平比所述第二节点的电压电平低时，所述数据输入单元升高所述位线的电压电平并降低所述取反位线的电压电平。

6.如权利要求1所述的半导体存储装置，还包括：

第一虚设阻变存储器单元，所述第一虚设阻变存储器单元具有低电平的数据值；

第二虚设阻变存储器单元，所述第二虚设阻变存储器单元具有高电平的数据值；以及

参考电压发生单元，所述参考电压发生单元耦接至所述第一虚设阻变存储器单元和所述第二虚设阻变存储器单元，并且被配置成产生具有与所述低电平的数据值和所述高电平的数据值的平均值相对应的电压电平的参考电压。

7.一种半导体存储装置，包括：

控制单元，所述控制单元被配置成在读取操作中将位线与数据输出感测放大器耦接；

所述数据输出感测放大器，所述数据输出感测放大器被配置成在与所述位线耦接时感测并放大所述位线的电压电平；

数据传送单元，所述数据传送单元被配置成在读取或写入操作中将数据线耦接至所述数据输出感测放大器和数据输入单元；以及

所述数据输入单元，所述数据输入单元被配置成在耦接至所述数据线时驱动所述数据线的电压电平、并且将所述数据线的电压电平传送到所述位线。

8.如权利要求7所述的半导体存储装置，其中，所述控制单元在所述感测放大器使能信号被使能时将所述位线与所述数据输出感测放大器耦接、并且在所述感测放大器使能信号被禁止时将所述位线与所述数据输出感测放大器断开。

9.如权利要求7所述的半导体存储装置，其中，所述数据传送单元在列选择信号被使能时将所述数据线耦接至所述数据输出感测放大器和所述数据输入单元。

10.一种半导体存储装置，包括：

阻变存储器单元，所述阻变存储器单元被耦接在位线与取反位线之间；

控制单元，所述控制单元被配置成响应于感测放大器使能信号而将所述位线与数据输出感测放大器耦接、并且将所述取反位线与接地端子耦接；

所述数据输出感测放大器，所述数据输出感测放大器被配置成在与所述位线耦接时将所述位线的电压电平与参考电压的电平进行比较、并且将所述位线的电压电平与参考电压的电平之差进行放大；

数据输入单元，所述数据输入单元被配置成：在耦接至数据线和取反数据线时，响应于写入使能信号而根据所述数据线和所述取反数据线的电压电平来确定所述位线和所述取反位线的电压电平；以及

数据传送单元，所述数据传送单元被配置成响应于列选择信号而将所述数据线与所述数据输出感测放大器和所述数据输入单元耦接或断开。