[发明专利]提供对共享存储器的存取的片上系统及其操作方法和系统

权利要求书

1.一种电子系统，包括：

存储器设备；

第一半导体器件，包括第一中央处理单元(CPU)和存储器存取路径，该存储器存储路径被配置为启用对存储器设备的存取；以及

第二半导体器件，被配置为经由第一半导体器件的存储器存取路径对存储器设备进行存取，

其中，当存储器存取路径激活并且第一CPU未激活时，第二半导体器件被准许对存储器设备进行存取，并且存储器存取路径被配置为变为激活而无需第一CPU的介入。

2.如权利要求1所述的电子系统，其中，所述存储器存取路径包括：

第一设备接口，被配置为与第二半导体器件进行接口；

存储器接口，被配置为与存储器设备进行接口；以及

第一总线，被配置为将第一设备接口与第一CPU和存储器接口相连接。

3.如权利要求2所述的电子系统，其中，所述存储器接口包括：

存储器控制器，被配置为控制存储器设备；

物理接口，被配置为在存储器控制器的控制下控制在存储器设备和存储器控制器之间传递的信号的定时；以及

物理接口控制器，被配置为控制物理接口的延迟锁定环(DLL)锁定。

4.如权利要求3所述的电子系统，其中，当第一CPU未激活并且第二半导体器件激活时，第一CPU被配置为关闭电源并且存储器存取路径被配置为开启电源。

5.如权利要求4所述的电子系统，其中，当第一CPU和第二半导体器件未激活时，存储器存取路径被配置为关闭电源。

6.如权利要求5所述的电子系统，其中，当在存储器存取路径被关闭电源并且第二半导体器件激活的同时、从第二半导体器件接收与第一半导体器件进行接口的请求时，所述存储器存取路径被配置为开启电源而无需第一CPU的介入。

7.如权利要求6所述的电子系统，其中，所述物理接口控制器被配置为当存储器存取路径被开启电源时，将锁定开始控制信号施加到物理接口，该锁定开始控制信号被配置为开始DLL锁定，并且

所述物理接口控制器被配置为当完成DLL锁定时将锁定完成信号从物理接口传送到存储器控制器。

8.如权利要求7所述的电子系统，其中，第一半导体器件被配置为与第二半导体器件进行接口，并且当完成DLL锁定时向第二半导体器件发送对从第二半导体器件接收的进行接口的请求的响应。

9.如权利要求2所述的电子系统，其中，所述第二半导体器件包括：

第二CPU；

第二设备接口，被配置为与第一半导体器件进行接口；以及

第二总线，被配置为将第二设备接口与第二CPU相连接。

10.如权利要求1所述的电子系统，其中，第一半导体器件是片上系统并且第二半导体器件是网络设备。

11.一种半导体器件，包括：

中央处理单元(CPU)；以及

存储器存取路径，其中，存储器存取路径连接到存储器设备，被配置为在存储器存取路径处于激活状态并且CPU处于未激活状态时启用由另一个半导体器件对存储器设备的存取，并且被配置为进入激活状态而无需CPU的介入。

12.如权利要求11所述的半导体器件，其中，所述存储器存取路径包括：

第一设备接口，被配置为与另一个半导体器件进行接口；

存储器接口，被配置为与存储器设备进行接口；以及

第一总线，被配置为将第一设备接口与CPU和存储器接口相连接。

13.如权利要求12所述的半导体器件，其中，所述存储器接口包括：

存储器控制器，被配置为控制存储器设备；

物理接口，被配置为在存储器控制器的控制下控制在存储器设备和存储器控制器之间传递的信号的定时；以及

物理接口控制器，被配置为控制物理接口的延迟锁定环(DLL)锁定。

14.如权利要求11所述的半导体器件，其中，当所述CPU未激活并且另一个半导体器件激活时，所述CPU被配置为关闭电源并且存储器存取路径被配置为开启电源。