[发明专利]一种小数分频锁相环电路及直流调频方法

权利要求书

1.一种小数分频锁相环电路，其特征在于，包括：参考时钟、鉴相器、积分器、压控振荡器、前置分频器和Σ-Δ小数分频器；压控振荡器的输出信号，一路直接输出，另一路由前置分频器和Σ-Δ小数分频器实现分频，鉴相器对分频后的信号与参考时钟输出的参考信号进行鉴相，积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考时钟频率上。

2.如权利要求1所述的小数分频锁相环电路，其特征在于，所述Σ-Δ小数分频器为FPGA电路。

3.如权利要求2所述的小数分频锁相环电路，其特征在于，还包括模数转换器和增益、偏置控制模块，由增益、偏置控制模块控制调制信号增益，并经过模数转换器实现模数转换，输出16位数字信号到所述Σ-Δ小数分频器。

4.如权利要求3所述的小数分频锁相环电路，其特征在于，所述增益、偏置控制模块为12位数模转换器。

5.如权利要求4所述的小数分频锁相环电路，其特征在于，所述Σ-Δ小数分频器还包括寄存器，存储118位小数分频比。

6.一种通过权利要求5所述小数分频锁相环电路进行直流调频的方法，其特征在于，包括以下步骤：

步骤1，以最大调制频偏为基准进行参数调节，输入的调制信号幅度为2V峰峰值，且整个调制过程中该输入信号幅度固定不变，调制信号增益控制数模转换器进行置数，输出信号经过16位模数转换器转换后通过16位数据线加载到寄存器的相应位置上，用接收机观察调频频偏，并根据调频频偏调节所述16位数据线加载到所述寄存器的位置或者增益控制数模转换器的置数；

步骤2，根据所述最大调制频偏时的增益控制数模转换器的置数及所述16位数据线加载在所述寄存器的相应位置，对其他调频频偏参数进行调节，计算得出与该调频频偏相对应的增益控制数模转换器的置数及所述16位数据线加载在所述寄存器的位置。