[发明专利]一种电压模控制DC-DC模式自动转换电路

权利要求书

1.一种电压模控制DC-DC模式自动转换电路，其特征在于，包括功率级电路(1)、反馈网络(2)、PWM产生级(3)、模式转换电路(4)及控制逻辑电路(5)，所述功率级电路(1)设有第一输出端及第二输出端，所述功率级电路(1)的第一输出端及第二输出端分别与所述反馈网络(2)的输入端及模式转换电路(4)的输入端相连接;所述反馈网络(2)的输出端分别与所述PWM产生级(3)及模式转换电路(4)的输入端相连接;所述PWM产生级(3)设有第一输出端及第二输出端，所述PWM产生级(3)的第一输出端与所述模式转换电路(4)的输入端相连接，所述PWM产生级(3)的第二输出端分别与所述模式转换电路(4)及控制逻辑电路(5)的输入端相连接;所述模式转换电路(4)的输出端与所述控制逻辑电路(5)的输入端相连接;所述控制逻辑电路(5)的输出端与所述功率级电路(1)输入端相连接。

2.根据权利要求1所述的电压模控制DC-DC模式自动转换电路，其特征在于，所述模式转换电路(4)包括基准电路(41)、采样比较器(42)、反馈比较器(43)、转换逻辑电路(44);

所述基准电路(41)设有第一输入端L及第二输入端M，所述基准电路(41)的第一输入端L及第二输入端M分别与芯片内的基准电流源I_REF及所述转换逻辑电路(44)的输出端P5相连接;

所述采样比较器(42)设有第一输入端H1及第二输入端L1，所述采样比较器(42)的第一输入端H1及第二输入端L1分别与所述基准电路(41)的输出端R及所述功率级电路(1)的输出端相连接;

所述反馈比较器(43)设有第一输入端H2及第二输入端L2，所述反馈比较器(43)的第一输入端H2及第二输入端L2分别与芯片内的基准电压V_R及所述反馈网络(2)的输出端相连接;

所述转换逻辑电路(44)设有第一输入端P1、第二输入端P2、第三输入端P3及第四输入端P4，所述转换逻辑电路(44)的第一输入端P1、第二输入端P2、第三输入端P3及第四输入端P4分别与所述采样比较器(42)的输出端、反馈比较器(43)的输出端、PWM产生级(3)的第一输出端及PWM产生级(3)的第二输出端相连接。

3.根据权利要求2所述的电压模控制DC-DC模式自动转换电路，其特征在于，所述基准电路(41)包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2及第三PMOS管MP3;

所述第一NMOS管MN1的栅极与所述第二NMOS管MN2的栅极相连接，所述第一NMOS管MN1的源极与所述第二NMOS管MN2的源极相连后接地，第一NMOS管MN1的漏极与所在芯片的基准电流源I_REF相连;第二NMOS管MN2的漏极与第二PMOS管MP2的漏极相连;

所述第一PMOS管MP1的栅极与第二PMOS管MP2的栅极相连后接地;所述第一PMOS管MP1的源极与所在芯片的电源电压Vin相连接，所述第一PMOS管MP1的漏极与所述第二PMOS管MP2的源极相连接;

所述第三NMOS管MN3的栅极与所述转换逻辑电路(44)的输出端相连接，所述第三NMOS管MN3的源极与所述第三PMOS管MP3的源极相连接，所述第三NMOS管MN3的漏极与所述第二PMOS管MP2的漏极相连接;

所述第三PMOS管MP3的栅极与所述转换逻辑电路(44)的输出端相连接，所述第三PMOS管MP3的漏极与所述第一PMOS管PM1的漏极相连接，所述PMOS3管MP3的源极作为输出端输出基准电压信号V_REF。