[发明专利]电子式互感器中采样率转换的低延迟滤波器设计方法

说明书

技术领域

本发明涉及一种互感器中采样率转换的低延迟滤波器设计方法，基于约束最小二乘法设计，属于FIR滤波器技术领域。

背景技术

在智能变电站中，微机保护系统过程层采用电子式互感器，间隔层二次保护装置与过程层的连接通过网络接口实现，保护装置从通信接口中接收由不同数字源A/D采样后的数字量，输入信号由传统的单一模拟信号变成了多数字源采样信号的混合输入。基于差动保护原理的保护装置通常需要获得瞬时差电流值，要求与被保护一次设备相连接的所有支路的电流采样值的采样频率必须一致。当各支路的电子式电流互感器输出数据的采样频率不完全一致时，须将采样频率进行归一化。

FIR滤波器主要采用非递归结构，在Z平面上不存在极点，因此在继电保护算法上广泛采用的是FIR数字滤波算法。但FIR滤波器的选频特性较差，实现与IIR滤波器同等幅频响应特性，其阶数通常比IIR高数倍，反映在滤波器输出上，对应着群延迟较大，输出响应速度较慢，这是FIR滤波器的主要问题所在。

传统的FRR滤波方法是先将输入序列按顺序滤波，然后将所得结果逆转后反向通过滤波器，再将所得结果逆转后输出，即得到精确零相位失真的输出序列。该方案在滤波环节进行了两次滤波，即在时域进行两次卷积计算，而每一次卷积滤波都会带来群延迟，两次滤波其群延迟增加一倍，使得在采用高阶FIR滤波器时，输出严重滞后于输入序列。尽管输出和输入在相位上不存任何相位上的失真，但引入了较大的输出延迟，不利于保护的快速动作。

因此，发明一种性能更为优越、应用范围更为广泛的互感器采样率转换的新算法成为亟需解决的课题。

发明内容

发明目的：针对上述问题，本发明提供了一种互感器中采样率转换的低延迟滤波器设计方法，致力于解决数字低通FIR滤波器的群延迟较大的问题，实现快速重采样。

技术方案：为达到上述目的，本发明采取的技术方案为：

一种电子式互感器中采样率转换的低延迟滤波器设计方法，包括如下步骤：

1）采用内插器和抽取器的级联来实现任意分数倍采样频率的转换，将内插器中的抗镜像滤波器和抽取器中的抗混叠滤波器合并，建立一个低通滤波器模型；

2）采用均方误差最小化准则来求解该滤波器的系数向量，以滤波器通带幅值与阻带幅值为约束条件，以均方误差最小化为优化目标；

3）将通带幅值约束条件与阻带幅值约束条件转化为约束关系函数；

4）将基于约束最小二乘法设计的滤波器系数向量求解过程转化为求解一个正定二次规划问题，即可直接进行求解得到滤波器系数向量。

步骤2中采用均方误差最小化准则来求解滤波器系数向量b，其加权误差函数为：

E(x)=12∫-ππW(ω)|HD(ω)-H(ω)|2dω]]>

式中x=b，H_D(ω)为理想幅频响应，H(ω)为幅频响应，W(ω)为误差加权函数。

步骤3中将通带幅值约束条件转化为约束关系函数的方法为：

1）将通带幅值约束条件||H(ω)|-1|≤δ_p，化简为1-δ_p≤|H(ω)|≤1+δ_p，δ_p表示通带允许的偏差，P表示通带内的一系列点集；