[发明专利]一种数字视频接口解码电路及方法

权利要求书

1.一种数字视频接口解码电路，其特征在于：它包括：

过采样数据恢复单元，用于接收过采样数据并将过采样数据恢复成并行的恢复数据；

帧同步单元，用于接收过采样数据恢复单元输出的恢复数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；

通道同步单元，用于接收帧同步单元输出的帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；

视频信号解码单元，用于接收来自通道同步单元输出的三通道同步数据，并利用TMDS解码规则将每通道每时钟的数据解码为原始视频像素数据；

视频控制信号滤波单元，用于接收来自视频信号解码单元的视频控制信号，并滤除其毛刺信号；

所述的过采样数据恢复单元为四倍过采样数据恢复单元，接收来自模拟前端多相时钟过采样TMDS串行数据形成的每时钟周期40位数据，并将40位数据恢复成并行的十位恢复数据；

所述的四倍过采样数据恢复单元包括：

数据重构单元，用于接收模拟前端多相时钟过采样TMDS串行数据形成的每时钟周期40位数据，合并连接二次接收到的40位信号，根据相位转换单元输出的相位信号产生新的一组40位信号；

数据分组单元，用于接收数据重构单元产生的新一组40位信号，并将该40位信号分成10组，每组4位信号；

数据检测单元，用于接收数据分组单元产生的10组4位信号，统计计算出错误信号、左移信号和右移信号的个数，并同时输出恢复出的数据；

相位判决单元，用于接收数据检测单元输出的错误、左移和右移个数信号产生相位左移和相位右移信号；

相位转换单元，用于接收相位判决单元输出的相位左移和相位右移信号，产生可供数据重构单元选择的相位信号。

2.根据权利要求1所述的一种数字视频接口解码电路，其特征在于：所述的数据检测单元包括两组各5个数据检测电路，每组5个数据检测电路处理接收的40位数据中的前后20位数据，其中的每个数据检测电路处理20位数据中的4位数据，进而产生错误信号、左移信号和右移信号。

3.根据权利要求1所述的一种数字视频接口解码电路，其特征在于：所述的相位转换单元在接收到右移信号且当前相位为编号最大的相位时，选择编号最大相位所在组的编号最小的相位；在接收到左移信号且当前相位为第零相位时，则选择第零相位所在组的编号最大的相位。

4.根据权利要求1所述的一种数字视频接口解码电路，其特征在于：所述的帧同步单元接收两个时钟周期的十位恢复数据组成20位数据。

5.根据权利要求1所述的一种数字视频接口解码电路，其特征在于：所述的视频信号解码单元利用TMDS解码规则将每通道每时钟的十位数据解码为原始的8位视频像素数据。

6.一种数字视频接口解码电路解码方法，其特征在于：它包括以下步骤：

S1：过采样数据恢复单元接收过采样数据并将过采样数据恢复成并行的恢复数据；

S2：帧同步单元接收过采样数据恢复单元输出的恢复数据，并利用TMDS在视频消隐区间特殊编码的规则将其帧同步；

S3：通道同步单元接收帧同步单元输出的帧同步后的三个色度通道数据，并将三个色度通道的数据用时钟同步后输出；

S4：视频信号解码单元接收来自通道同步单元输出的三通道同步数据，并利用TMDS解码规则将每通道每时钟的数据解码为原始视频像素数据；

S5：视频控制信号滤波单元接收来自视频信号解码单元的视频控制信号，并滤除其毛刺信号；所述的帧同步单元接收两个时钟周期的十位恢复数据组成20位数据，判断这20位数据中哪组连续的十位数据是数字视频接口编码器在一个完整的时钟周期内将每色度8位数据编码成的TMDS十位数据，并同时给出像素数据使能信号DE，像素数据使能信号DE为高时是有效视频区间，像素数据使能信号DE为低时是行场消隐区间。

7.根据权利要求6所述的一种数字视频接口解码电路解码方法，其特征在于：所述的视频控制信号滤波单元滤除三个时钟周期以下的毛刺。