[发明专利]一种利用超深沟槽结构制造瞬变电压抑制二极管的方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种利用超深沟槽（Ultra-deep Trench）制造瞬变电压抑制二极管（TVS，Transient Voltage Suppressors）的方法。

背景技术

随着电子电路集成度的不断增高，集成电路的线宽尺寸随之不断缩小。电路中以静电放电（ESD）或其他形式存在的瞬态电压也因此更容易对电子器件造成破坏。瞬态电压抑制器（Transient Voltage Suppressor，简称TVS），是一种基于二极管形式的静电保护器件，用来保护系统免于遭受各种形式的瞬态高压的冲击。如图1和图2所示，现有的TVS器件的制造大多是采用平面二极管或简单的沟槽二极管结构。平面TVS二极管在P型硅衬底上生长一层N型外延层，形成二极管的PN结。如图1所示，平面二极管包括依次叠加设置的Al/Cu金属层21、层间绝缘层（ILD，Inter-Layer dielectric）22、N型硅（Si）层23、及P+ Si衬底24。平面TVS二极管流过器件的瞬态电流和结面积成正比。因此，为了达到高静电保护能力，器件的尺寸需要做大。

简单的沟槽TVS二极管一般是在硅衬底上生长一层P型外延层，在P型外延层刻蚀出3-5μm深的纵向沟槽，用N型多晶硅（Si-Poly）进行沟槽填充。通过N型多晶硅的周边与P型外延层形成PN结。如图2所示，简单的沟槽TVS二极管包括依次叠加设置的Al/Cu金属层31、层间绝缘层（ILD，Inter-Layer Dielectric）32、PN结面结构及P+ Si衬底34。通过沟槽N型多晶硅（poly-Si）33填充的周边与P型外延层（Epitaxial Layer）35形成立体的PN结面结构32，通过对沟槽的深度和密度的调节来增加其结面积，从而提高其静电保护能力。同平面结构相比，沟槽TVS结构能将TVS做得相对较小。然而，这种简单的沟槽TVS二极管由于其结构和PN结特性的限制,很难将其电容和反向漏电做得很低。当今电子电路的趋势是集成度越来越高、面积越来越小、对耗电效率的要求越来越高。这种趋势对TVS器件的尺寸和漏电的要求越来越高。这就使传统的平面TVS和沟槽TVS器件无法满足当今市场上高端手机或其他便携式电子产品对尺寸和节能效率日益提高的要求。

发明内容

本发明主要解决的技术问题是提供一种利用超深沟槽结构制造小体积、超低电容、超低漏电瞬变电压抑制二极管的方法。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种利用超深沟槽结构制造瞬变电压抑制二极管的方法，其包括：

步骤A：在重掺杂P型硅衬底生长一层重掺杂N型外延层；

步骤B：在重掺杂N型外延层生长一层的近本征轻掺N型外延层；

步骤C：用光刻胶掩膜开出P型掺杂区域窗口，进行P型掺杂离子注入；

步骤D：刻蚀一系列超深隔离沟槽，该超深隔离沟槽穿过两层N型外延层，进入P型衬底；

步骤E：用二氧化硅膜填充步骤D中形成的超深隔离沟槽；

步骤F：刻蚀一系列密排的超深TVS沟槽，该超深TVS沟槽穿过两层N型外延层，进入P型衬底；

步骤G：用掺杂N型多晶硅薄膜填充该些超深TVS沟槽；

步骤H：生长电介质夹层；

步骤I：接点刻蚀；以及

步骤J：金属布线。

在本发明的一个实施例中，步骤A中，重掺杂N型外延层为5-15μm。

在本发明的一个实施例中，步骤B中，所述近本征轻掺N型外延层为10-30μm。

在本发明的一个实施例中，在步骤D之前还包括步骤：沉积一层2-3μm的二氧化硅膜作为刻蚀超深隔离沟槽的硬掩膜，在该硬掩膜上进行光刻和二氧化硅腐蚀，刻蚀出一系列定位隔离沟槽窗口，该定位沟槽窗口作为步骤D中刻蚀超深隔离沟槽的参照位置。

在本发明的一个实施例中，在步骤D之前用所述二氧化硅膜作为硬掩膜的工艺过程采用等离子体增强化学汽相沉积方法来实现。

在本发明的一个实施例中，在步骤D之后还包括清除硬掩膜的步骤。

在本发明的一个实施例中，在步骤D中，所述超深隔离沟槽深度大于10μm，高宽比在10:1和30:1之间。

在本发明的一个实施例中，步骤E中，所述二氧化硅膜厚度为2-3μm，进一步包括：用该二氧化硅膜作为刻蚀超深TVS沟槽的硬掩膜，在该硬掩膜上进行光刻和二氧化硅腐蚀，刻蚀出一系列定位TVS沟槽窗口，该定位沟槽窗口作为步骤F中刻蚀超深TVS沟槽的参照位置。