[发明专利]多CPU系统以及具有多CPU系统的计算系统

说明书

本申请要求于2012年5月8日提交的第10-2012-0048455号韩国专利申请的优先权，其公开通过全部引用合并于此。

技术领域

本发明构思的实施例涉及多中央处理单元（CPU）系统，具体地，涉及包括由两个CPU共享的2级（L2）高速缓存器的多CPU系统和具有所述多CPU系统的计算系统。

背景技术

随着CPU的操作频率变高，CPU的功耗增加。动态频率和电压调节（DVFS）是用于优化CPU操作频率和功耗的一种技术。

在多CPU系统中，CPU资源（诸如，高速缓存器）的共享会增加芯片密度并减少功耗；然而，折衷可能在增加的处理和操作中，例如，为了保持高速缓存器一致性。

例如，当高速缓存器由多于一个的CPU共享时，当共享的高速缓存器的使用从一个CPU切换到另一个CPU时，需要数据清空（flush）和监听（snoop）。额外清空和监听操作会增加处理延迟，并影响多CPU系统的整体性能。

发明内容

根据本发明构思的实施例，提供一种多CPU数据处理系统，包括：多CPU处理器，包括：第一CPU，被配置有至少一个第一核、第一L2高速缓存器和被配置为访问第一L2高速缓存器的第一高速缓存控制器；第二CPU，被配置有至少一个第二核、第二高速缓存器和配置为访问第二L2高速缓存器的第二高速缓存控制器，其中，第一L2高速缓存器被配置为来自第二L2高速缓存器的共享的部分。

根据本发明构思的实施例，所述系统还包括：共享的电路，被配置为基于选择信号从第一高速缓存控制器或第二高速缓存控制器将数据输入到第一L2高速缓存器，其中，共享的电路包括：多路复用器，被配置为选择输入到第一L2高速缓存器的数据；多路解复用器，被配置为基于选择信号传递从第一L2高速缓存器读取的数据以输出到第一高速缓存控制器或第二高速缓存控制器。

根据本发明构思的实施例，所述系统还包括：电源管理单元，被配置为输出控制信号来在第一CPU、第二CPU、第一L2高速缓存器中独立地控制打开和关闭电源，其中，电源管理单元还被配置为选择性地切换排除了第一L2高速缓存器的第一CPU和第二CPU之间的电源，同时保持第一L2高速缓存器的电源打开。

根据本发明构思的实施例，第一L2高速缓存器和共享的电路被嵌入在第一SoC中，排除了第一L2高速缓存器的第一CPU被嵌入在第二SoC中。

根据本发明构思的实施例，排除了第一L2高速缓存器的第一CPU被实现在第一电源域中，排除了第一L2高速缓存器的第二CPU被实现在第二电源域中，第一L2高速缓存器被实现在第三电源域中，其中，每个电源域是独立可控的。

根据本发明构思的实施例，所述系统还包括：接口块，被配置为连接多CPU处理器与存储装置、显示器和无线接口块。

根据本发明构思的实施例，所述系统被实现在智能手机、膝上型计算机或平板电脑中的一个中。

根据本发明构思的实施例，提供一种多CPU数据处理系统，包括：第一CPU，被配置有至少一个第一核、第一L2高速缓存器和被配置为访问来自第一L2高速缓存器的数据的第一高速缓存控制器；第二CPU，被配置有至少一个第二核、第二高速缓存器和被配置为访问来自第二L2高速缓存器的数据的第二高速缓存控制器，其中，第一L2高速缓存器被配置为来自第二L2高速缓存器的共享的部分，其中，排除了第一L2高速缓存器的第一CPU被实现在第一模具中，第二CPU被实现在第二模具中。

根据本发明构思的实施例，所述系统还包括：共享的电路，被配置为基于选择信号将数据从第一L2高速缓存器输出到第一L2高速缓存控制器或第二L2高速缓存控制器，其中，共享的电路被实现在第二模具中，其中，共享的电路的控制信号线包括在第一模具和第二模具之间连接的通过硅通孔（TSV），并且通过TSV进行由第一CPU将数据写入第一L2高速缓存器/从第一L2高速缓存器读取数据。

根据本发明构思的实施例，第一CPU和第二CPU还包括L1高速缓存器，L1高速缓存器和L2高速缓存器被实现在共同基片上，并且至少一条地址线对于L1高速缓存器和L2高速缓存器两者是共用的。

根据本发明构思的实施例，所述系统还包括：电源管理单元，被配置为选择性地将电源施加到第一电源域和第二电源域，同时保持第三电源域处于电源打开。